Разъем isa: Шина ISA (Industrial Standard Architecture)

Шина ISA (Industrial Standard Architecture)

Шина, как известно, представляет из себя, собственно, набор проводов (линий), соединяющий различные компоненты компьютера для подвода к ним питания и обмена данными. В «минимальной комплектации» шина имеет три типа линий:

  • линии управления;
  • линии адресации;
  • линии данных.

Устройства, подключенные к шине, делятся на две основных категории — bus masters и bus slaves. Bus masters — это устройства, способные управлять работой шины, т.е инициировать запись/чтение и т.д. Bus slaves — соответственно, устройства, которые могут только отвечать на запросы. Правда, есть еще «интеллектуальные слуги» (intelligent slaves), но мы их пока для ясности замнем. Ну вот, собственно, и все, что нужно знать про шины для того, чтобы понять, о чем пойдет речь дальше.

Компания IBM в 1981 представила новую шину для использования в компьютерах серии PC/XT. Шина была крайне проста по дизайну, содержала 53 сигнальных линии и 8 линий питания и представляла собой синхронную 8-битную шину с контролем четности и двухуровневыми прерываниями (trigger-edge interrupts), при использовании которых устройства запрашивают прерывания, изменяя состояние линии соответствующего IRQ с 0 на 1 или обратно. Такая организация запросов прерываний позволяет использовать каждое прерывание только одному устройству. Кроме того, шина не поддерживала дополнительных bus masters, и единственными устройствами, управляющими шиной, были процессор и контроллер DMA на материнской плате.

62-контактный слот включал 8 линий данных, 20 линий адреса (А0-А19), 6 линий запроса прерываний (IRQ2-IRQ7). Таким образом, объем адресуемой памяти составлял 1 Мбайт, и при частоте шины 4.77 МГц пропускная способность достигала 1.2 Мбайта/сек.

Забавно, что IBM не опубликовала полного описания шины с временными диаграммами сигналов на линиях данных и адреса, поэтому первым разработчикам плат расширения пришлось изрядно потрудиться. Для особо любопытных предоставляется возможность познакомиться с этой информацией.

Недостатки шины, вытекающие из простоты конструкции, очевидны. Поэтому для использования в компьютерах IBM-AT (‘Advanced Technology’) в 1984 году была представлена новая версия шины, впоследствии названной ISA. Сохраняя совместимость со старыми 8-битными платами расширения, новая версия шины обладала рядом существенных преимуществ, как то:

  • добавление 8 линий данных позволило вести 16-битный обмен данными;
  • добавление 4 линий адреса позволило увеличить максимальный размер адресуемой памяти до 16 МВ;
  • были добавлены 5 дополнительных trigger-edged линий IRQ;
  • была реализована частичная поддержка дополнительных bus masters;
  • частота шины была увеличена до 8 MHz;
  • пропускная способность достигла 5.3 МВ/сек.

Реализация bus mastering не была особенно удачной, поскольку, например, запрос на освобождение шины (‘Bus hang-off’) к текущему bus master обрабатывался несколько тактов, к тому же каждый master должен был периодически освобождать шину, чтобы дать возможность провести обновление памяти (memory refresh), или сам проводить обновление. Для обеспечения обратной совместимости с 8-битными платами большинстиво новых возможностей было реализовано путем добавления новых линий. Так как АТ был построен на основе процессора Intel 80286, который был существенно быстрее, чем 8088, пришлось добавить генератор состояний ожидания (wait-state generator). Для обхода этого генератора используется свободная линия (контакт В8 NOWS-‘No Wait State’) исходной 8-битной шины. При установке этой линии в 0 такты ожидания пропускаются. Использование в качестве NOWS линии исходной шины позволяло разработчикам делать как 16-битные, так и 8-битные «быстрые» платы.

Новый слот содержал 4 новых адресных линии (LA20-LA23) и копии трех младших адресных линий (LA17-LA19). Необходимость в таком дублировании возникла из-за того, что адресные линии ХТ были линиями с задержкой (latched lines), и эти задержки приводили к снижению быстродействия периферийных устройств. Использование дублирующего набора адресных линий позволяло 16-битной карте в начале цикла определить, что к ней обращаются, и послать сигнал о том, что она может осуществлять 16-битный обмен. На самом деле, это ключевой момент в обеспечении обратной совместимости. Если процессор пытается осуществить 16-битный доступ к плате, он сможет это сделать только в том случае, если получит от нее соответствующий отклик IO16. В противном случае чипсет инициирует вместо одного 16-битного цикла два 8-битных. И все бы было хорошо, но адресных линий без задержки всего 7, поэтому платы, использующие диапазон адресов меньший, чем 128Кбайт, не могли определить, находится ли переданный адрес в их диапазоне адресов, и, соответственно, послать отклик IO16. Таким образом, многие платы, в том числе платы EMS, не могли использовать 16-битный обмен. Подробнее о функционировании шины ISA можно прочитать в описании.

Несмотря на отсутствие официального стандарта и технических «изюминок» шина ISA превосходила потребности среднего пользователя образца 1984 года, а «засилье» IBM AT на рынке массовых компьютеров привело к тому, что производители плат расширения и клонов AT приняли ISA за стандарт. Такая популярность шины привела к тому, что слоты ISA до сих пор присутствуют на всех системных платах, и платы ISA до сих производятся. Правда, Microsoft в спецификации PC99 предусматривает отказ от ISA, но, как говорится, до этого нужно еще дожить.

Шина ISA











Шина ISA






Шина расширения ISA (Industry
Standart Architecture) имеет два основных исполнения и несколько модификаций,
которые в настоящее время уже канули в лету. Первый вариант — это оригинальная
8-разрядная шина расширения IBM PC, второй — 16-разрядный, появился в компьютерах
IBM PC AT. Длительное время шина ISA была основным промышленным стандартом для
подключения самой разнообразной периферии, когда не требуется особое быстродействие.
Начиная со спецификации РС98, в разработке которой активное участие принимали
корпорации Intel и Microsoft, производителям рекомендуется заменять шину ISA
более современными типами.

Для 8-разрядной версии
используется один 62-контактный щелевой разъем, в который вставляется плата
расширения с контактами, выполненными непосредственно на печатной плате. Шаг
выводов 2,54 мм (0,1 дюйма). Контактные поверхности почти всегда золотят, в
крайнем случае покрывают каким-либо твердым сплавом. Для передачи данных используются
8 битов, а для адресации — 20 битов.

В усовершенствованной версии
шины ISA используется 16-разрядная шина данных и 24-разрядные адреса. Конструктивно
расширение было сделано за счет установки второго 36-контактного разъема, правда в дальнейшем оба разъема шины ISA объединили в один.





Кроме линий адреса и данных,
на шине ISA имеются сигналы управления, с помощью которых производится запись/чтение
данных и разрешение конфликтов между устройствами, вставленными в слоты ISA.

Тактовая частота шины ISA
составляет 8,33 МГц (для IBM PC XT — 4,77 МГц). В старых моделях компьютеров
из-за того, что процессору приходилось ожидать окончания процесса обмена данными
по шине ISA, падала производительность всей системы.

Все устройства, подключенные
к шине ISA, могут пользоваться аппаратными прерываниями и каналами прямого доступа
к памяти. Так как шина ISA позволяет отображать регистры ввода/вывода периферийных
устройств на адресное пространство оперативной памяти, то, если пользователем
в BIOS будет разрешено использовать адресное пространство между 15-м и 16-м
мегабайтом ОЗУ, процессор не сможет адресовать более 15 Мбайт памяти.

Платы расширения с восьмибитной
шиной могут вставляться в 16-битный слот без каких-либо проблем.

При использовании шины
ISA следует помнить, что для дешифрации адресов регистров, расположенных на
платах расширения, использовались упрощенные схемы. Ранее это было актуально,
т. к. удавалось значительно снизить стоимость устройств. Но в ряде случаев возможно
возникновение конфликтов из-за того, что разные регистры могут обращаться к
одним и тем же адресам.

Для увеличения производительности
шины ISA одно время совместно с ней использовалась шина VLB (VESA1
Local BUS). При этом питание и ряд сигналов управления плата расширения получала
через шину ISA, а обмен данными происходил через шину VLB, которая непосредственно
подключалась к системной
шине процессора. В основном шина VLB использовалась видеоадаптерами в компьютерах
с процессором 486. Тактовая частота шины VLB достигала 40 МГц, что позволяло
эффективно использовать ее с процессорами 486, имеющими тактовую частоту 50
МГц.

Также для расширения возможностей
шины ISA одно время применялся стандарт EISA (Extended ISA), позволяющий использовать
32-разрядные данные. Хотя тактовая частота расширенной шины составляла те же
8,33 МГц, но за счет расширения разрядности удалось увеличь скорость обмена
данными до 33 Мбайт/с. Для шины EISA в разъемах слотов ISA устанавливались контакты
расширения, расположенные ниже уровня контактов ISA.

















Чипсет Intel h210 и слоты PCI и ISA удалось разместить на одной материнской плате

Среди покупателей материнских плат всегда находятся консервативные пользователи, которые по тем или иным причинам не могут расстаться с устаревшими компонентами. Именно для них производители материнских плат продолжают изготавливать диковинные модели. Некоторые позволяют объединить процессоры Kaby Lake и слот ISA.

Источник изображения: MSI

Вообще, интерфейс ISA для подключения плат расширения — это привет из прошлого века, а потому чипсетами Intel и AMD он давно не поддерживается. Более того, разработчики отказались и от поддержки классического интерфейса PCI, который не обременён суффиксом «Express». Однако компания MSI предлагает по заказам клиентов необычную материнскую плату MS-98L9 с текстолитом зелёного цвета, который тоже был «в моде» очень давно.

Кому-то сочетание компонентов и интерфейсов, поддерживаемых этой материнской платой, покажется весьма противоречивым. Силами набора логики поддерживаются процессоры Intel в исполнении LGA 1151 первого поколения — то есть, Kaby Lake-S и Skylake-S в эту плату ещё можно установить, а вот более современные процессоры уже нет. На плате предусмотрено два слота расширения PCI Express x16, один из которых работает в режиме PCI Express x4.

Любителям «периферийной ностальгии» предназначаются пять слотов PCI и один слот ISA. По всей видимости, их поддержку реализовали через мост, поскольку средствами чипсета Intel h210 этого добиться нельзя. Накопители в исполнении M.2 не поддерживаются, но есть четыре порта SATA. Встроенная в процессор графика может выводить изображение на два дисплея одновременно, подключаемых к портам VGA и HDMI. Оперативная память типа DDR4-2400 совокупным объёмом до 32 Гбайт устанавливается в два слота.

Материнская плата может похвастать парой гигабитных сетевых контроллеров Intel, а количество портов для подключения периферийных устройств просто впечатляет. На задней панели можно найти два COM-порта, ещё четыре подключаются к разъёмам на плате. Предусмотрены пять портов USB 2.0, два из которых выведены на заднюю панель. Четыре порта USB 3.1 Gen 1 изначально расположились там же. Порт PS/2 у платы один, но к нему можно подключить одновременно и клавиатуру, и мышь через разветвитель. За звук отвечает контроллер Realtek ALC887-VD2-CG.

Производитель сообщает о совместимости с 64-разрядной Windows 10, Linux Fedora 25 или Linux Ubuntu 16.04, а вот поддержка Windows 8.1 или Windows 7 реализована только для процессоров семейства Skylake-S. По крайней мере, на официальном уровне. Об ориентированности платы на промышленную сферу применения говорит и диапазон рабочих температур: от минус 10 градусов до плюс 60 градусов по шкале Цельсия. Цену компания MSI называет только по запросу клиентов — ясно, что плата с таким диковинным сочетанием функциональных возможностей дешёвой быть не может.

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.

Шина ISA — это… Что такое Шина ISA?

5 разъёмов 16-битной и 1 разъём 8-битной шины ISA

ISA (от англ. Industry Standard Architecture, ISA bus, произносится как ай-сэй) — 8-ми или 16-ти разрядная шина ввода/вывода IBM PC-совместимых компьютеров. Служит для подключения плат расширения стандарта ISA. Конструктивно выполняется в виде 62-х или 98-контактного разъёма на материнской плате.

С появлением материнских плат формата ATX шина ISA перестала широко использоваться в компьютерах, хотя встречаются ATX-платы с PCI и одним (или двумя) портами ISA. Но пока её ещё можно встретить в старых AT-компьютерах, а также в промышленных компьютерах.

Для встроенных систем существует вариант компоновки шины ISA, отличающийся применяемыми разъёмами — шина PC/104.

История

Видеокарта на шине ISA (Trident 512k)

Впервые шина ISA появилась на компьютерах IBM PC/XT в 1981 году. Это была 8-ми битная шина с тактовой частотой 4,77 МГци скоростью передачи данных 4,77 МБ/с. Разъём состоял из 62-х контактов, из них 8 — для данных, 20 — линии адреса, 6 — для прерываний от IRQ2 до IRQ7.

В 1984 году шина была усовершенствована — стала способной передавать 16-бит данных за такт, увеличена тактовая частота до 8 МГц, размер адресуемой памяти был увеличен с 4 МБ до 16 МБ. Разъём увеличили на 36 контактов, при этом он остался совместим с 8-битными картами расширения, под данные теперь отводилось 16 линий, под адрес 24 линии и под прерывания 11 линий шины.

В 1988 консорциумом из девяти производителей компьютеров: (AST Research, Epson, NEC, EISA.

В 1993 году компании Microsoft усовершенствовали шину и разработали ISA PnP (Plug and Play), которая позволяла операционной системе самой определять назначаемое прерывание для устройства.

Интерфейс ISA был основным на устаревших системах типа AT. В новых корпусах форм-фактора 1997 года, этот интерфейс обычно отсутствует.

Ссылки

Wikimedia Foundation.
2010.

Focusrite представляет новые предусилители ISA 828 MkII, ISA ADN2 и ISA ADN8

Подразделение Focusrite Pro анонсировало три новых предусилителя линейки ISA, работающих с протоколом Dante Audio-over-IP. В новом 8-канальном предусилителе ISA 828 MkII появился опциональный АЦП ISA ADN8. Также переработке подверглась схема питания, благодаря чему снизилось выделение тепла, энергопотребления, а работа девайса стала еще стабильнее.

Focusrite ISA ADN8 — встраиваемый АЦП для предусилителей ISA 828 MkII и ISA 428 MkII. АЦП делает доступным подключение ADAT Optical, AES3 и Dante с частотой дискретизации 24-бит/192кГц. Модуль располагает основным и дополнительным портами RJ45 Dante, разъемом AES59 DB25 для выхода AES3, а также коннекторами TOSLINK для подключения по ADAT. Для синхронизации с другими устройствами предусмотрен интерфейс Word Clock на разъемах BNC.

Последняя модель — карта ISA ADN2, дополнительный 2-канальный АЦП 24-бит/192 кГц, предназначенный для предусилителя ISA One. Карта оборудована основным и дополнительным выходами RJ45 Dante, XLR-разъемом для выхода AES3, разъем TOSLINK для выхода ADAT и RCA-коннектор под S/PDIF. Для синхронизации с внешними устройствами есть BNC-разъемы Word Clock.

  • Предусилитель и дополнительный ЦАП
  • Переработанная схема питания, меньше нагрев, больше надежность.
  • Классический микрофонный преамп с входным трансформатором Lundahl LL1538 для каждого канала.
  • Инструментальные входы для первых четырех каналов выведены на переднюю панель.
  • Входное сопротивление регулируется, в том числе стандартные настройки ISA 110.
  • ВЧ-фильтр для каждого канала.
  • 6-сегментная индикация пикового уровня сигнала для каждого канала.

Особенности ISA ADN2

  • 2-канальный АЦП для предусилителей ISA One.
  • Частота семплирования 24 бит/192 кГц.
  • Подключение по протоколу Dante с помощью Primary и Secondary Ethernet-портов, сигнал дублируется, предусмотрено автопереключение в случае отказа сети.
  • 2-канальное XLR-соединение для выхода AES3. 2-канальное RCA-соединение для выхода S/PDIF.
  • 2-канальное соединение TOSLINK.
  • Интерфейс Word Clock на разъемах BNC для синхронизации с внешними девайсами.
  • ПО RedNet Control и Dante Controller позволяет управлять маршрутизацией по протоколу Dante без аппаратного патчинга.

Особенности ISA ADN8

  • 8-канальный АЦП для предусилителей ISA 428 MkII и ISA 828 MkII.
  • Частота семплирования 24 бит/192 кГц.
  • Подключение по протоколу Dante с помощью Primary и Secondary Ethernet-портов, сигнал дублируется, предусмотрено автопереключение в случае отказа сети.
  • 8-канальное подключение AES59 DB25 для интерфейса AES3.
  • 2 TOSLINK-разъема для ADAT-подключения
  • Интерфейс Word Clock на разъемах BNC для синхронизации с внешними девайсами.
  • ПО RedNet Control и Dante Controller позволяет управлять маршрутизацией по протоколу Dante без аппаратного патчинга.

Шины расширения

Устройства,
подключаемые к шине, разделяются на два
основных типа: bus masters и bus slaves. Bus masters
— это устройства, способные управлять
работой шины, то есть инициировать запись/чтение
и т. п. Bus slaves — соответственно, устройства,
которые могут только отвечать на запросы.
Есть еще intelligent slaves, но их рассматривать
не будем.

Важнейшей
характеристикой шины является ее
разрядность, которая определяет количество
данных, передаваемых по шине одновременно (за
один такт). Понятно, что чем больше
разрядность шины, тем больше ее
производительность, хотя, правда, это и не
всегда так, так как количество передаваемой
в секунду информации зависит еще и от
собственно ее частоты. По назначению шины
можно разделить на три категории:

             
Шина данных

             
Адресная шина

             
Шина управления

 

Шина
данных

По
этой шине происходит обмен данными между
процессором, картами расширения и памятью.
Особую роль здесь играет так называемый DMA-контроллер
(Direct Memoy Access), через который происходит
управление транспортировкой данных, минуя
процессор. Такой способ хорош тем, что
освобождает ресурсы CPU для других нужд.
Разрядность шины данных может составлять 8
бит, 16 бит, 32 бит и так далее.

 

 

Адресная
шина

Данные,
которые в большом количестве кочуют по шине
через материнскую плату, должны, в конце
концов, сделать где-нибудь помежкточную
остановку. Местом для этой остановки
являются отдельные ячейки памяти. Каждая
ячейка должна иметь свой адрес.
Следовательно, объем памяти, который может
адресовать процессор, зависит от
разрядности адресной шины. Его можно
вычислить по формуле:

Объем
адресуемой памяти = 2n, где n — число
линий в адресной шине.

Процессор
8088, например, имел в своем распоряжении 20
адресных линий и, таким образом, мог
адресовать всего 1 Mb памяти (220=1048576). В
компьютерах на базе процессора 80286 адресная
шина была уже 24-разрядной, а процессоры 80486
имеют уже 32-разрядную шину, которая
позволяет адресовать 4 им гигабайта памяти.

 

Шина
управления

Конечно
же, незачем просто транспортировать данные
по шине и располагать их в памяти, если
непонятно, куда их нужно переслать и какое
устройство в них нуждается. Разрешение этой
проблемы на себя шина контроллера,
называемая также системной шиной, или шиной
управления.

В
качестве конечных пунктов системной шины
можно рассматривать слоты расширения,
интегрированные на материнскую плату
контроллеры и прочее. Все эти устройства
соединены между собой шиной управления.
Логично предположить, что от ее
производительности во многом зависит
производительность всей системы, и чем
больше тактовая частота и разрядность этой
шины, тем лучше. Внешний вид слотов
расширения, которые установлены на
материнской плате, зависит именно от типа
шины управления. Понятно, что, например,
разъемы 32-разрядной системной шины будут
отличаться от разъемов 16-разрядной шины.


 


Шины
ISA и EISA


Шина
ISA была первой стандартизированной
системной шиной (ISA означает Industry Standart
Architecture) и долгие годы являлась стандартом
в области РС. И даже сегодня разъемы этой
шины можно встретить на некоторых
системных платах.


8-разрядная
шина


Родоначальником
в семействе шин ISA была появившаяся в 1981
году 8-разрядная шина (8 bit ISA Bus), которую
можно встретить в компьютерах ХТ-генерации.
8-разрядная шина имеет 62 линии, контакты
которых можно найти на ее слотах. Они
включают 8 линий данных, 20 линий адреса, 6
линий запроса прерываний. Шина
функционирует на частоте 4.77 MHz. 8-разрядная
шина ISA — самая медленная из всех системных
шин (пропускная способность составляет
всего 1.2 Mb в секунду), поэтому она уже давным-давно
устарела и поэтому сегодня нигде не
используется, ну разве что о-о-очень редко (например,
некоторые карточки FM-тюнера могут 8-разрядный
ISA-интерфейс, так как там шина используется
только для управления, а не для передачи
собственно данных, и скорость ее работы
является некритичной).


16-разрядная
шина


Дальнейшим
развитием ISA стала 16-разрядная шина, также
иногда называемая AT-Bus, которая впервые
начала использоваться в 1984 году. Если вы
посмотрите на ее слоты (извините,
пожалуйста, за плохое качество рисунка), то
увидите, что они состоят из двух частей, из
которых одна (большая) полностью копирует 8-разрядный
слот. Дополнительная же часть содержит 36
контактов (дополнительные 8 линий данных, 4
линии адреса и 5 линий IRQ плюс контакт для
нового сигнала SBHE). На этом основании
короткие 8-разрядные платы можно
устанавливать в разъемы новой шины (сделать
это наоборот, конечно же, невозможно).

Передача
байта данных по шине ISA происходит
следующим образом: сначала на адресной шине
выставляется адрес ячейки RAM или порта
устройства ввода/вывода, куда следует
передать байт, затем на линии данных
выставляется байт данных. Производится
задержка тактами ожидания и подается
сигнал на передачу байта (строб записи),
причем неизвестно, успели записаться
данные или нет. Поэтому тактова частота
шины выбрана 8.33 MHz, чтобы даже самые
медленные устройства гарантированно могли
произвести по шине обмен даными (командами).
Пропускная способность при этом составила
5.3 Mb/s.

Необходимость
повышения производительности наряду с
обеспечением совместимости привела к
дальнейшему развитию шины ISA. Поэтому в
сентябре 1988 года Compaq, Epson, Hewllett-Packard, NEC, Wyse,
Zenith, Olivetti, AST Research и Tandy представили 32-разрядное
расширение шины с полной обратной
совместимостью, которое получило название
EISA (Extended ISA). Основные характеристики
нового интерфейса были следующими:

       
Слот EISA полностью совместим со
слотом ISA. Как и в случае 16-разрядного
расширения, новые возможности
обеспечивались путем добавления новых
линий. Поскольку дальше удлинять разъем ISA
было некуда, разработчики нашли
оригинальное решение: новые контакты были
размещены между контактами шины ISA и не были
доведены до края разъема. Специальная
система выступов на разъеме и щелей в cоответствующих
местах на EISA-картах позволяла им (картам)
глубже заходить в разъем и подсоединяться к
новым контактам. На «первом этаже» (верхнем)
этой двухэтажной конструкции находятся
контакты уже известной ISA, в то время как на
«втором этаже» (нижнем) находятся новые
выводы EISA. По этой причине в слоты EISA могут
вставляться и ISA-карточки (последние не
будут полностью входить в разъем, так как
они не имеют прорези)

       
EISA является 32-разрядной шиной, что в
сочетании с 8.33 MHz’ами дает пропускную
способность в 33 Mb/s

       
32-разрядная адресация памяти
позволяла адресовать до 4 Gb памяти (как и в
расширении ISA, новые адресные линии были без
задержки)

       
Автонастройка плат расширения, а
также возможность их конфигурации не с
помощью DIP-переключателей, а программно

       
Поддержка возможности задания
уровня двухуровневого (edge-triggered)
прерывания, что позволяло нескольким
устройствам использовать одно прерывание,
как и в случае многоуровневого (level-triggered)
прерывания

       
Поддержка multiply bus master

       
Шина EISA предоставляет большие
преимущества при использовании кэш-памяти

Как
видно из изложенного описания, для
потребностей того времени этого было
вполне достаточно.

 


Шина
MCA


 

В
1987 году компания IBM прекратила выпуск серии
РС/АТ и начала производство линии PS/2. Одним
из главных отличий нового поколения
персональных компьютеров была новая
системная шина MCA (Micro Channel Architecture). Эта
шина не обладала обратной совместимостью с
ISA, но зато содержала ряд передовых для
своего времени решений:

       
8/16/32-разрядная передача данных

       
Пропускная способность составила 20
Mb/s при частоте 10 MHz и максимальной
пропускной способности 160 Mb/s (!), то есть
больше, чем у 32-разрядной PCI

       
Поддержка нескольких bus master. Любое
устройство, подключенное к шине, может
получить право на ее исключительное
использование для передачи или приема
данных с другого соединенного с ней
устройства. Такое устройство, по сути,
представляет собой специализированный
процессор, который может осуществлять
обмен данными по шине независимо от
основного процессора. Работу устройств
арбитр шины (CACP — Central Arbitration Control Point). При
распределении функций управления шиной
арбитр исходит из уровня приоритета,
которым обладает то или иное устройство или
операция. Всего таких уровней четыре (в
порядке убывания):

o      
Регенерация системной памяти

o      
Прямой доступ к памяти (DMA)

o      
Платы адаптеров

o      
Процессор

       
Если устройству необходим контроль
над шиной, оно сообщает об этом арбитру. При
первой возможности (после обработки
запросов с более высокими приоритетами)
арбитр передает ему управление шиной. Вне
системы приоритетов обслуживают только
немаскируемые прерывания (NMI — Non-Maskable
Interrupts), при возникновении которых
управление немедленно передается
процессору

       
11-уровневые прерывания (11-level triggered
interrupts) вместо двухуровневых (trigger-edged)
у ISA позволяли делить (share) прерывания
между устройствами, что в свою очередь
позволило излечить одну из болезней первых
PC — нехватку линий IRQ

       
24 или 32 адресных линии позволяли
адресовать до 4 GB памяти

       
Автоматическое конфигурирование
устройств существенно упростило установку
новых плат. У компьютеров с шиной MCA нет
никаких перемычек или переключателей — ни
на системной плате, ни на платах расширения.
Вместо использования адресов портов ввода-вывода,
зашитых в железо, центральный процессор
назначает их при старте системы, базируюсь
на информации, считанной из ROM карты

       
Асинхронный протокол передачи
данных снижал вероятность возникновения
конфликтов и помех между устройствами,
подключенными к шине.

       
16-разрядные (основные слоты, которые
устанавливается во все компьютеры с шиной
МСА)

       
32-разрядные (устанавливаются на
компьютерах с шиной МСА и процессором 386DX и
выше. Так же, как и в ISA, являются только
расширением основного слота, но, поскольку
разрабатывались одновременно с шиной,
конструкция получилась более логичной)

       
16 и 32-разрядные с дополнениями для
плат памяти (устанавливаются в некоторых
компьютерах с шиной МСА, например, PS/2
моделей 70 и 80, имеют 8 дополнительных
контактов для работы с платами расширения
памяти, расположенных в самом начале
разъема, обращенном к задней стенке
компьютера, перед основными контактами)

       
16 и 32-разрядные с дополнениями для
видеоадаптеров (предназначены для
увеличения быстродействия видеосистемы.
Обычно в компьютере с шиной МСА установлен
один такой слот. 10 дополнительных контактов
также расположены в начале разъема и
позволяют плате видеоадаптера получить
доступ к встроенной в системную плату схеме
VGA).

 


Local
Bus


Все
описанные ранее шины (за исключением MCA)
имеют общий недостаток — сравнительно
низкую пропускную способность. Это связано
с тем, что шины разрабатывались в расчете на
медленные процессоры. В дальнейшем
быстродействие последнего возрастало, а
характеристики шин улучшались в основном
экстенсивно, за счет добавления новых линий.
Препятствием для повышения частоты шины
являлось огромное количество выпущенных
плат, которые не могли работать на больших
скоростях обмена (МСА это касается в
меньшей степени, но в силу вышеизложенных
причин эта архитектура не играла заметной
роли на рынке). В то же время в начале 90-х
годов в мире персональных компьютеров
произошли изменения, потребовавшие резкого
увеличения скорости обмена с устройствами:

       
Создание нового поколения
процессоров типа Intel 80486, работающих на
внешних частотах до 66 MHz

       
Увеличение емкости жестких дисков и
создание более быстрых контроллеров

       
Разработка и активное продвижение
на рынок графических интерфейсов
пользователя (типа Windows) привели к созданию
новых графических адаптеров,
поддерживающих более высокое разрешение и
большее количество цветов (VGA и SVGA), что
привело к нехватке пропускной способности
имеющихся шин (MCA, как уже говорилось, не в
счет)

Выход
из создавшегося положения следующий:
осуществлять часть операций обмена данными,
требующих высоких скоростей, не через шину
ввода/вывода, а через шину процессора,
примерно так же, как подключается внешний
кэш.

И
в августе 1992 года ассоциация Video Electronic Standard
Association (VESA) — ассоциация, представляющая
более ста компаний — предложила
использовать в компьютерах на базе
процессоров Intel-80486 подобную архитектуру,
называемой теперь шиной VESA (она же VL-Bus, она
же Local Bus). Иначе говоря шина VESA является
продолжением той магистрали, по которой
микропроцессор обменивается с оперативной
памятью. Поэтому она оказалась очень
дешевой в реализации, и в 1993-1994 годах VL-Bus
получила широчайшее распространение на
компьютерах с процессором 80486 и его
модификациях.


Основные
характеристики VL-bus таковы:

       
Поддержка процессоров серий 80386 и
80486. Шина разработана для использования в
однопроцессорных системах, при этом в
спецификации предусмотрена возможность
поддержки х86-несовместимых процессоров с
помощью моста (bridge chip)

       
Максимальное количество bus master — 3 (не
включая контроллер шины). При необходимости
возможна установка нескольких подсистем
для поддержки большего числа master’ов

       
Несмотря на то, что изначально шина
была разработана для работы с
видеоконтроллерами, возможна поддержка и
других устройств (например, контроллерa
жесткого диска)

       
Стандарт допускает работу шины на
частоте до 66 MHz, однако электрические
характеристики разъема VL-bus ограничивают ее
до 50 MHz (это ограничение, естественно, не
относится к интегрированным в материнскую
плату устройствам).

       
Двунаправленная (bi-directional) 32-разрядная
шина данных поддерживает и 16-разрядный
обмен. В спецификацию заложена возможность
64-разрядного обмена

       
Поддержка DMA обеспечивается только
для bus master’ов. Шина не поддерживает
специальных инициаторов DMA

       
Максимальная теоретическая
пропускная способность шины — 160 Мb/s (при
частоте шины 50 MHz), а стандартная — 107 Мb/s при
частоте 33 MHz

       
Поддерживается пакетный режим
обмена (для материнских плат 80486,
поддерживающих этот режим). 5 линий
используется для идентификации типа и
скорости процессора, сигнал Burst Last (BLAST#)
используется для активизации этого режима.
Для систем, не поддерживающих этот режим,
линия устанавливается в 0

       
Слот VL-bus устанавливается в линию за
слотами ISA/EISA/MCA, поэтому VL-платам доступны
все линии этих шин

       
Поддерживается как интегрированный
в процессор кэш, так и кэш на материнской
плате

       
Напряжение питания 5 V. Устройства с
уровнем выходного сигнала 3.3 V
поддерживаются при условии, что они могут
работать с уровнем входного сигнала 5 V.

Появление
локальной шины было огромным шагом вперед
во всей компьютерной индустрии, так как она
смогла устранить сразу два узких места в
системе: низкие скорости обмена данными с
графической картой и жестким диском. Однако
скоро выяснилось, что VESA — это ничуть не
более, чем сиюминутное решение. Это связано
с большим перечнем серьезных недостатков,
присущих шине, а именно:

       
Ориентация на 486-ой процессор. VL-bus
жестко привязана к шине процессора 80486,
которая отличается от шин CPU Pentium и
процессоров следующих поколений

       
Ограниченное быстродействие. Как
уже было сказано, реальная частота VL-bus не
может составлять больше 50 MHz. Причем при
использовании процессоров с множителем
частоты шина использует основную частоту (так,
для 486DX2/66 частота шины будет 33 MHz). Впрочем,
для начала-середины 90-х годов скорости было
вполне достаточно, однако уже через
несколько лет ее могло бы и не хватить

       
Схемотехнические ограничения. К
качеству сигналов, передаваемых по шине
процессора, предъявляются очень жесткие
требования, соблюсти которые можно только
при определенных параметрах нагрузки
каждой линии шины. По мнению Intel, установка
недостаточно аккуратно разработанных VL-плат
может привести не только к потерям данных и
нарушениям синхронизации, но и к
повреждению системы

       
Ограничение количества плат. Это
ограничение вытекает также из
необходимости соблюдения ограничений на
нагрузку каждой линии


 


Шина
PCI


Едва
карта VLB успела закрепиться на рынке, как в
июне 1992 года фирма Intel изготовила новую шину
— шину PCI (Peripheral Component Interconnect). Именно этот
«периферийный соединительный компонент»
находится в большинстве современных
компьютеров, де-факто стал стандартом для
шинной индустрии нашего времени.

Разработчики
шины поставили своей целью создать
принципиально новый интерфейс, который бы
не являлся усовершенствованиями других
технологий (как, например EISA), не зависел от
платформы (то есть мог работать с будущими
поколениями процессоров), имел высокую
производительность и был дешев в
производстве. Благодаря отказу от
использования шины процессора шина PCI
оказалась не только процессоронезависимой,
но и могла работать самостоятельно, не
обращаясь к последней с запросами. Например,
процессор может работать с памятью, в то
время как по шине PCI передаются данные.
Основополагающим принципом шины PCI
является применение так называемых мостов (Bridges),
которые осуществляют связь шины с другими
компонентами системы (например, PCI to ISA Bridge).
Другой особенностью является реализация
так называемых принципов Bus Master и Bus Slave.
Например, карта PCI-Master может как считывать
данные из оперативной памяти, так и
записывать их туда без обращения к
процессору. Карта PCI-Slave (например,
графический контроллер) может только
считывать данные.


 

Особенности
шины PCI:

       
Синхронный 32-х или 64-х разрядный
обмен данными (правда, насколько мне
известно, 64-разрядная шина в настоящее
время используется только в Alpha-системах и
серверах на базе процессоров Intel Xeon, но, в
принципе, за ней будущее). При этом для
уменьшения числа контактов (и стоимости)
используется мультиплексирование, то есть
адрес и данные передаются по одним и тем же
линиям

       
Шина поддерживает метод передачи
данных, называемый linear burst (метод
линейных пакетов). Этот метод предполагает,
что пакет информации считывается (или
записывается) одним куском, то есть адрес
автоматически увеличивается для
следующего байта. Естественным образом при
этом увеличивается скорость передачи
собственно данных за счет уменьшения числа
передаваемых адресов

       
В шине PCI используется совершенно
отличный от ISA способ передачи данных. Этот
способ, называемый способом рукопожатия (handshake),
заключается в том, что в системе
определяется два устройства: передающее (Iniciator)
и приемное (Target). Когда передающее
устройство готово к передаче, оно
выставляет данные на линии данных и
сопровождает их соответствующим сигналом (Iniciator
Ready), при этом приемное устройство
записывает их (данные) в свои регистры и
подает сигнал Target Ready, подтверждая
запись данных и готовность к приему
следующих. Установка всех сигналов
производится строго в соответствии с
тактовыми импульсами шины

       
Относительная независимость
отдельных компонентов системы. В
соответствии с концепцией PCI передачей
пакета данных управляет не CPU, а мост,
включенный между ним и шиной PCI (Host Bridge Cashe/DRAM
Controller). Процессор может продолжать работу
и тогда, когда происходит обмен данными с RAM.
То же происходит и при обмене данными между
двумя другими компонентами системы

       
Низкая нагрузка на процессор. Эта
особенность вытекает из предыдущей

       
Частота работы шины 33 MHz или 66 MHz
позволяет обеспечить широкий диапазон
пропускных способностей (с использованием
пакетного режима):

o      
132 МВ/сек при 32-bit/33 MHz

o      
264 MB/сек при 32-bit/66 MHz

o      
264 MB/сек при 64-bit/33 MHz

o      
528 МВ/сек при 64-bit/66 MHz

       
При этом для работы шины на частоте
66 MHz необходимо, чтобы все периферийные
устройства работали на этой частоте

       
Поскольку шина процессора и шина
расширения PCI соединены с помощью главного
моста (Host Bridge), то последняя может
работать с CPU последующих поколений

       
Полная поддержка multiply bus master (например,
несколько контроллеров жестких дисков
могут одновременно работать на шине)

       
Поддержка 5V и 3.3V логики. Разъемы для
5 и 3.3V плат различаются расположением
ключей

       
Поддержка write-back
и write-through
кэша

       
PCI приспособлена для распознавания
аппаратных средств и анализа конфигурации
системы в соответствии со стандартом
Plug&Play, разработанным корпорацией Intel.
Спецификация шины PCI определяет три типа
ресурсов: два обычных (диапазон памяти и
диапазон ввода/вывода, как их называет
компания Microsoft) и configuration space -
конфигурационное пространство. Оно состоит
из трех регионов:

o      
Заголовка, независимого от
устройства (device-independent header region)

o      
Региона, определяемого типом
устройства (header-type region)

o      
региона, определяемого
пользователем (user-defined region)

       
Спецификация шины позволяет
комбинировать до восьми функций на одной
карте (например, видео+звук и прочее)

       
Шина позволяет устанавливать до 4
слотов расширения, однако возможно
использование моста PCI to PCI для увеличения
их количества

       
PCI-устройства оборудованы таймером,
который используется для определения
максимального промежутка времени, в
течении которого устройство может занимать
шину

       
При разработке шины в ее
архитектуру были заложены передовые
технические решения, позволяющие
использовать шину в будущем и
модернизировать ее

 


Шина
AGP


 

Получившая
в последнее время большое распространение
3D-графика, а также все возрастающая
нагрузка на PCI со стороны разных там жестких
дисков, сетевых карт и других
высокоскоростных устройств привели к тому,
что пропускной способности локальной шины
для удовлетворения всех этих требований
начало явно недоставать. Казалось бы, вот
вам простейшее решение: переходите на 66-мегагерцовую
64-разрядную шину PCI, так нет же. Intel на базе
того же стандарта PCI R2.1 разрабатывает новую
шину — AGP (1.0, затем 2.0), которая отличается от
своего родителя в следующем:

             
Шина способна передавать два блока
данных за один 66 MHz цикл (AGP 2x)

             
Устранена мультиплексированность
линий адреса и данных (напомню, что в PCI для
удешевления конструкции адрес и данные
передавались по одним и тем же линиям)

             
дальнейшая конвейеризация операций
чтения/записи, по мнению разработчиков,
позволяет устранить влияние задержек в
модулях памяти на скорость выполнения этих
операций

В
результате пропускная способность шины
была оценена в 500 МВ/сек, и предназначалась
она для того, чтобы графические карты могли
хранить необходимые им данные (текстуры) не
только в своей дорогой локальной памяти,
установленной на борту, но и в дешевой
системной памяти компьютера. При этом они (карты)
могли иметь меньший объем этой самой
локальной памяти и, соответственно, дешевле
стоить.

 

 

Принципиально
AGP — это вторая магистраль PCI, которая
соединена с другими компонентами системы
специальным мультимедиа-мостом (Multimedia Bridge).

Парадокс
в том, что видеокарты (точнее, их
производители) все-таки предпочитают иметь
больше памяти, и почти никто не хранит
текстуры в оперативной памяти. Во первых,
пока еще (но только пока) в современных
приложениях не используются такие
грандиозные по размеру текстуры, которые
требовали бы чересчур много памяти. Во
вторых, видеопамять быстро дешевеет и ее
увеличение не сильно сказывается на
стоимости видеокарты (сейчас карта с 64 Mb
стоит почти столько же, как всего год-полтора
назад стоила похожая карта с 32 Mb памяти).
Хотя главная причина, очевидно, в том, что
системная RAM имеет куда меньшее
быстродействие, чем локальная видеопамять,
и использовать все то, что может
предоставить AGP, было бы вряд ли рационально,
пусть даже от этого уменьшилась цена
видеоадаптера. Тем не менее, все
современные видеоккарты имеют интерфейс AGP,
потому что, во первых, даже если не
использовать прокачку текстур между
системной памятью и видеоадаптером, при
большой нагрузке на шину PCI со стороны
периферии данные от различных устройств (например,
процессора или платы видеомонтажа) могут не
успевать поступать в видеокарту настолько
быстро, насколько это нужно, и, во-вторых,
бурно развивающиеся технологии 3D-графики
скоро могут привести к тому, что текстуры
перестанут помещаться в локальную
видеопамять (если, конечно, в системе
установлена не самая наворочанная
видеоплата с большим объемом RAM). Да и потом,
если учесть мощности современных CPU, шина PCI
со своими 132 мегабайтами в секунду
смотрится плоховато даже для простого
обмена данными видеоконтроллера с
центральным процессором и другими
компонентами системы, так что появление в
свое время AGP было действительно
востребовано, а сейчас без этого интерфейса
просто невозможно представить современный
персональный компьютер.

[ Домашняя ]


Платы ISA . BIOS. Экспресс-курс

Шина ISA конструктивно выполнена в виде двух (иногда трех) щелевых разъемов. Она использует 8 или 16 бит данных и 20 или 24 бит адреса. Для удобства разъемы разделены на две части: основную – 8-битную с 62 контактами и дополнительную – 16-битную с 36 контактами. Стандартная рабочая частота шины примерно равна 8 МГц, хотя большинство плат успешно работают на частоте 10–13 МГц, а некоторые и на 16–25 (правда, в этом случае возрастает вероятность серьезных сбоев).

В распоряжении 8-битной части шины может быть до 6 линий запросов прерываний IRQ, у 16-битной – 11. Этого было бы вполне достаточно для устройств ISA, но часть этих ресурсов обычно используется самой материнской платой или устройствами на других шинах. Платы ISA могут использовать до трех 8-битных каналов DMA (для 16-разрядных устройств доступны еще и три 16-битных канала). Сигналы 16-битных каналов могут использоваться и для получения прямого управления шиной устройством, работающим в режиме Bus-Master.

Задача распределения ресурсов в платах, работающих на шине ISA, обычно решается с помощью установки перемычек на самой плате. Хотя в последнее время большее распространение получили программно-конфигурируемые устройства и устройства с поддержкой стандарта Plug and Play, т. е. автоматически конфигурируемые.


Все 8-разрядные платы расширения имеют только один интерфейсный разъем и могут оперировать только с 8-битными данными. 16-разрядная плата обязательно имеет два интерфейсных разъема – один основной (такой же, как в 8-разрядных) и один дополнительный. Такая плата может оперировать как с 8-, так и с 16-битными данными.

Для питания плат на шине ISA используются пять напряжений питания постоянного тока: +5 В, -5 В, +12 В, -12 В, 0 В (общий, корпус, ground). Все линии питания заведены на 8-разрядный разъем, кроме одной линии +5 В и одной линии «земли» на дополнительном разъеме.

Некоторые платы ISA имеют неполный набор контактов. Это вполне нормально, просто производители сэкономили немного металла, исключив из печатной платы неиспользуемые контакты.

В последнее время производители материнских плат в основном отказались от этой шины из-за ее низкой производительности и плохой поддержки стандарта Plug and Play.







Данный текст является ознакомительным фрагментом.




Продолжение на ЛитРес









Разъем

ISA, разъемы ISA, граничные разъемы карты ISA

Добро пожаловать! Эта категория содержит подробную информацию о разъемах ISA, включая серии SA SH, SE, SR и SA 98. Новые коннекторы ISA Card Edge будут постоянно обновляться и добавляться в эту категорию.

Основанная в 1987 году компания Almita Co., Ltd. является производителем различных соединительных элементов, сертифицированным по стандартам ISO9001, IECQ и UL.

Обладая более чем 20-летним опытом, ALMITA специализируется на соединителях Board to Board, соединителях Wire to Board, PCI, USB, Smart Card Connector и FPC / FFC. .

Промышленная стандартная архитектура (на практике почти всегда сокращается до ISA) была стандартом компьютерной шины для ПК-совместимых компьютеров.

Разъемы

ISA на краю карты используются для подключения периферийных карт к материнской плате ПК-совместимых компьютеров.

Мы усиливаем качество и ценные услуги за счет полного контроля качества, чтобы обеспечить высшую степень удовлетворенности клиентов, постоянно совершенствуя.

Полностью автоматический процесс системы качества ISO и строгий внутрипроизводственный контроль качества обеспечивают высокий выход продукции и превосходное качество продукции.

SA серии SH серии SE серии

SA серии

Слот для карты

Шаг 2,54 мм

SH Серия

Паз, шаг 3,96 мм

SE серии

Слот для карты

2.Шаг 54 мм с ушком

SA98 серии SR серии

SA98 серии

Слот для карты 98P

Шаг 2,54 мм

SR серии

Слот для карты

2.Шаг 54 мм, прямоугольный

ALMITA также предлагает индивидуальную конструкцию корпуса и предоставляет лучший набор полнофункциональных решений для высококачественных, конкурентоспособных по добавленной стоимости и недорогой продукции.

Все решения и надежная своевременная доставка будут предоставлены клиентам своевременно, а также будут предоставлены услуги командной работы для достижения беспроигрышной ситуации.

Свяжитесь с нами, если вы ищете надежного поставщика соединителей ISA.Мы предоставим комплексное решение по соединению продуктов и дизайнерских услуг, чтобы сэкономить ваше время.

Разъем ISA

Штырь Имя Направление Описание
A1 / I / O CH CK Карта-к-ПК Проверка канала ввода / вывода; активный низкий = ошибка четности
A2 D7 Двунаправленный Бит данных 7
A3 D6 Двунаправленный Бит данных 6
A4 D5 Двунаправленный Бит данных 5
A5 D4 Двунаправленный Бит данных 4
A6 D3 Двунаправленный Бит данных 3
A7 D2 Двунаправленный Бит данных 2
A8 D1 Двунаправленный Бит данных 1
A9 D0 Двунаправленный Бит данных 0
A10 Канал В / В RDY Карта-к-ПК Канал ввода / вывода готов, понижен до низкого уровня для увеличения циклов памяти
A11 AEN PC-to-Card Разрешение адреса; активный высокий, когда DMA управляет шиной
A12 A19 PC-to-Card Адресный бит 19
A13 A18 PC-to-Card Адресный бит 18
A14 A17 PC-to-Card Адресный бит 17
A15 A16 PC-to-Card Адресный бит 16
A16 A15 PC-to-Card Адресный бит 15
A17 A14 PC-to-Card Адресный бит 14
A18 A13 PC-to-Card Адресный бит 13
A19 A12 PC-to-Card Адресный бит 12
A20 A11 PC-to-Card Адресный бит 11
A21 A10 PC-to-Card Адресный бит 10
A22 A9 PC-to-Card Адресный бит 9
A23 A8 PC-to-Card Адресный бит 8
A24 A7 PC-to-Card Адресный бит 7
A25 A6 PC-to-Card Адресный бит 6
A26 A5 PC-to-Card Адресный бит 5
A27 A4 PC-to-Card Адресный бит 4
A28 A3 PC-to-Card Адресный бит 3
A29 A2 PC-to-Card Адресный бит 2
A30 A1 PC-to-Card Адресный бит 1
A31 A0 PC-to-Card Адресный бит 0
B1 ЗЕМЛЯ НЕТ Земля
B2 СБРОС PC-to-Card Активный высокий уровень для сброса или инициализации системной логики
B3 + 5В +5 В постоянного тока
B4 IRQ2 Карта-к-ПК Запрос прерывания 2
B5 -5 В постоянного тока PC-to-Card-5 В постоянного тока
B6 DRQ2 Карта-к-ПК Запрос DMA 2
B7 -12 В постоянного тока PC-to-Card -12 В постоянного тока
B8 / СЕЙЧАС Карта-к-ПК Нет состояния ожидания
B9 + 12 В постоянного тока PC-to-Card +12 В постоянного тока
B10 ЗЕМЛЯ НЕТ Земля
B11 / SMEMW PC-to-Card Запись в системную память
B12 / SMEMR PC-to-Card Чтение системной памяти
B13 / IOW PC-to-Card Запись ввода-вывода
B14 / IOR PC-to-Card Чтение ввода-вывода
B15 / DACK3 PC-to-Card Подтверждение DMA 3
B16 DRQ3 Карта-к-ПК Запрос DMA 3
B17 / DACK1 PC-to-Card Подтверждение DMA 1
B18 DRQ1 Карта-к-ПК Запрос DMA 1
B19 / ОБНОВЛЕНИЕ Двунаправленный Обновить
B20 ЧАСЫ PC-to-Card Системные часы (67 нс, 8-8.33 МГц, скважность 50%)
B21 IRQ7 Карта-к-ПК Запрос прерывания 7
B22 IRQ6 Карта-к-ПК Запрос прерывания 6
B23 IRQ5 Карта-к-ПК Запрос на прерывание 5
B24 IRQ4 Карта-к-ПК Запрос прерывания 4
B25 IRQ3 Карта-к-ПК Запрос на прерывание 3
B26 / DACK2 PC-to-Card Подтверждение DMA 2
B27 Т / К PC-to-Card Количество терминалов; импульсы высокие, когда DMA термин.количество достигло
B28 ALE PC-to-Card Включение фиксации адреса
B29 + 5В PC-to-Card +5 В постоянного тока
B30 OSC PC-to-Card Высокоскоростная тактовая частота (70 нс, 14,31818 МГц, рабочий цикл 50%)
B31 ЗЕМЛЯ НЕТ Земля
C1 SBHE Двунаправленный Разрешение высокого уровня системной шины (данные доступны по SD8-15)
C2 LA23 Двунаправленный Адресный бит 23
C3 LA22 Двунаправленный Адресный бит 22
C4 LA21 Двунаправленный Адресный бит 21
C5 LA20 Двунаправленный Адресный бит 20
C6 LA18 Двунаправленный Адресный бит 19
C7 LA17 Двунаправленный Адресный бит 18
C8 LA16 Двунаправленный Адресный бит 17
C9 / MEMR Двунаправленный Чтение из памяти (Активно во всех циклах чтения из памяти)
C10 / MEMW Двунаправленный Запись в память (активна во всех циклах записи в память)
C11 SD08 Двунаправленный Бит данных 8
C12 SD09 Двунаправленный Бит данных 9
C13 SD10 Двунаправленный Бит данных 10
C14 SD11 Двунаправленный Бит данных 11
C15 SD12 Двунаправленный Бит данных 12
C16 SD13 Двунаправленный Бит данных 13
C17 SD14 Двунаправленный Бит данных 14
C18 SD15 Двунаправленный Бит данных 15
D1 / MEMCS16 Карта-к-ПК Память 16-битный выбор микросхемы (1 ожидание, 16-битный цикл памяти)
D2 / IOCS16 Карта-к-ПК 16-битный выбор микросхемы ввода-вывода (1 ожидание, 16-битный цикл ввода-вывода)
D3 IRQ10 Карта-к-ПК Запрос прерывания 10
D4 IRQ11 Карта-к-ПК Запрос на прерывание 11
D5 IRQ12 Карта-к-ПК Запрос на прерывание 12
D6 IRQ15 Карта-к-ПК Запрос на прерывание 15
D7 IRQ14 Карта-к-ПК Запрос на прерывание 14
D8 / DACK0 PC-to-Card Подтверждение DMA 0
D9 DRQ0 Карта-к-ПК Запрос DMA 0
D10 / DACK5 PC-to-Card Подтверждение DMA 5
D11 DRQ5 Карта-к-ПК Запрос DMA 5
D12 / DACK6 PC-to-Card Подтверждение DMA 6
D13 DRQ6 Карта-к-ПК Запрос DMA 6
D14 / DACK7 PC-to-Card Подтверждение DMA 7
D15 DRQ7 Карта-к-ПК Запрос DMA 7
D16 +5 В PC-to-Card
D17 / MASTER Карта-к-ПК Используется с DRQ для получения контроля над системой
D18 ЗЕМЛЯ НЕТ Земля

Знакомство с шиной ISA от Марка Сокоса · GitHub

.

.

)

.

.

.

.

.

.

с тактовой частотой 4,77 МГц.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

).

.

.

.

.

.

.

.

.

.

.

.

.

-9

ШИНА ISA И PC / 104
IBM, IBM / XT, IBM PC и IBM PC AT являются зарегистрированными товарными знаками
Международная корпорация бизнес-машин.
Этот файл предназначен для предоставления общего обзора шины, обнаруженной в
большинство компьютеров-клонов IBM, часто называемых шиной XT или AT.
Версия шины

AT имеет восходящую совместимость, что означает, что карты
, предназначенный для работы с шиной XT, будет работать с шиной AT.Этот автобус был
производился много лет без каких-либо формальных стандартов. За последние годы
более формальный стандарт, называемый шиной ISA (промышленная стандартная архитектура)
Был создан

с расширением под названием EISA (Extended ISA) bus
теперь также в стандартной комплектации. Расширения шины EISA здесь не описываются.
Шина PC / 104 представляет собой адаптацию шины ISA для встраиваемых вычислений
использовать. Он использует те же сигналы, что и ISA, но использует меньший разъем и
карты, которые можно штабелировать, что устраняет необходимость в объединительной плате.
Название PC / 104 происходит от того, что шина была изобретена для ПК,
и имеет 104 контакта.
Этот файл не является исчерпывающим описанием стандарта. Это
предназначен только для информационных целей и предназначен для предоставления дизайнерам
и любителям достаточно информации для разработки собственных XT и AT
совместимые карты.
Стандарт IEEE P996 можно получить по адресу:
IEEE Standards Office
Переулок Мотыги 445 (индекс
Piscataway, NJ 08854
Стандарт PC / 104 можно получить по адресу:
Консорциум PC / 104
а / я 4303
Mountain View, CA

Распиновка разъема
Разъем ISA
Сторона компонента
A1: * CHKCHK B1: GND
A2: SD7 B2: RESDRV
A3: SD6 B3: +5
A4: SD5 B4: IRQ2
A5: SD4 B5: -5
A6: SD3 B6: DRQ2
A7: SD2 B7: -12
A8: SD1 B8: * СЕЙЧАС [A]
A9: SD0 B9: +12
A10: CHRDY B10: GND
A11: AEN B11: * SMWTC
A12: SA19 B12: * SMRDC
A13: SA18 B13: * IOWC
A14: SA17 B14: * IORC
A15: SA16 B15: * DAK3
A16: SA15 B16: DRQ3
A17: SA14 B17: * DAK1
A18: SA13 B18: DRQ1
A19: SA12 B19: * ОБНОВИТЬ
A20: SA11 B20: BCLK
A21: SA10 B21: IRQ7
A22: SA9 B22: IRQ6
A23: SA8 B23: IRQ5
A24: SA7 B24: IRQ4
A25: SA6 B25: IRQ3
A26: SA5 B26: * DAK2
A27: SA4 B27: TC
A28: SA3 B28: BALE
A29: SA2 B29: +5
A30: SA1 B30: OSC
A31: SA0 B31: GND
Только автобус AT:
Сторона компонента
C1: * SBHE D1: * M16
C2: LA23 D2: * IO16
C3: LA22 D3: IRQ10
C4: LA21 D4: IRQ11
C5: LA20 D5: IRQ12
C6: LA19 D6: IRQ15 [B]
C7: LA18 D7: IRQ14
C8: LA17 D8: * DAK0
C9: * MRDC D9: DRQ0
C10: * MWTC D10: * DAK5
C11: SD8 D11: DRQ5
C12: SD9 D12: * DAK6
C13: SD10 D13: DRQ65
C14: SD11 D14: * DAK7
C15: SD12 D15: DRQ7
C16: SD13 D16: +5
C17: SD14 D17: * MASTER16
C18: SD15 D18: GND
* Активный Низкий
[A] Сигнал под названием J8 или Card_Select использовался на этом выводе на IBM
XT.Этот сигнал был активен только на слоте J8 на материнской плате (
Слот

, ближайший к разъему клавиатуры).
[B] Многие тексты (включая мои более ранние версии) случайно помещают
IRQ13 на этом выводе. Я не уверен, как IRQ15 удалось попасть на пин
, где IRQ13 вписывается в последовательность (IRQ10-14), но легко увидеть, как
, это вызывает множество типографских ошибок.
Обратите внимание, что IRQ13 (сопроцессор) отсутствует на разъеме шины ISA.
Физические размеры ISA:
+ —- монтажный кронштейн на этом конце
|
|
+ ———————————————— —————— + <- +
| | |
| | |
| | |
| | 4.8
| | |
+ —— + + —— + + ———— + |
| | | | | | | | | | | | | | | | | | | | | | |
+ ————————— + + ———— + <- +
| -.705- | ——— 3.10 + -. 005 ——— | -.220- | —- 1.87 — |
Примечания:
Все размеры в дюймах
Все размеры + -. 010, за исключением указанного
Общая длина не может превышать 13,10 + -. 020
Более длинный соединитель имеет 31 золотую петлю с каждой стороны 0.100 + -. 005
от центра к центру 0,06 + -. 005 ширина
Более короткий соединитель имеет 18 золотых выступов с каждой стороны 0,100 + -. 005
от центра к центру 0,06 + -. 005 ширина
PC / 104 Разъем:
ШТИФТ РЯД A (J1) РЯД B (J1) РЯД C (J2) СТРОКА D (J2)
————————————————- —————
0 Земля Земля
1 * CHCHK GND * SBHE * M16
2 SD7 RESDRV LA23 * IO16
3 SD6 + 5 В LA22 IRQ10
4 SD5 IRQ9 LA21 IRQ11
5 SD4 -5 В LA20 IRQ12
6 SD3 DRQ2 LA19 IRQ15
7 SD2 -12 В LA18 IRQ14
8 SD1 * ENDXFR LA17 * DACK0
9 SD0 + 12 В * MRDC DRQ0
10 КЛЮЧ CHRDY * MWTC * DACK5
11 AEN * SMWTC SD8 DRQ5
12 SA19 * SMRDC SD9 * DACK6
13 SA18 * IOWC SD10 DRQ6
14 SA17 * IORC SD11 * DACK7
15 SA16 * DACK3 SD12 DRQ7
16 SA15 DRQ3 SD13 + 5 В
17 SA14 * DACK1 SD14 * MASTER16
18 SA13 DRQ1 SD15 ЗЕМЛЯ
19 SA12 * ОБНОВИТЬ КЛЮЧ ЗЕМЛЯ
20 SA11 CLK
21 SA10 IRQ7
22 SA9 IRQ6
23 SA8 IRQ5
24 SA7 IRQ4
25 SA6 IRQ3
26 SA5 * DACK2
27 SA4 TC
28 SA3 ТЮК
29 SA2 + 5V
30 SA1 OSC
31 SA0 Земля
32 ЗЕМЛЯ ЗЕМЛЯ
Строки C и D используются для 16-битной (AT) операции.
В ключах отсутствуют штифты, а отверстия заполнены.
Электрические характеристики:
Фактические возможности приводов материнских плат ISA могут сильно различаться.
Спецификации IEEE P996 1.0 предлагает следующие рекомендации:
+ 12 В при 1,5 А
-12 В при 0,3 А
+ 5 В при 4,5 А
-5 В при 0,2 А
PC / 104 определяет следующее:
+ 12В при 1.0A
+ 5В на 2.0A
-5 В при 0,2 А
-12 В при 0,3 А
M16, IO16, MASTER16 и ENDXFR имеют макс. Ток 20 мА. Все остальные сигналы
— 4 мА макс.
Описание сигналов:
+5, -5, +12, -12: Источники питания.-5 часто не подразумевается.
Спецификация PC / 104 не требует наличия неиспользуемых напряжений
в автобусе.
AEN: разрешение адреса. Это утверждается, когда DMAC контролирует
автобус. Это предотвращает ответ устройства ввода / вывода на ввод / вывод
командные строки во время передачи DMA.
BALE: Включена фиксация адреса шины. Адресная шина защелкивается на восходящем
край этого сигнала. Адрес на шине SA действителен с
спад BALE до конца цикла шины. Устройства памяти
должен зафиксировать шину LA на заднем крае BALE.Некоторые ссылки
относится к этому сигналу как к разрешению защелки буферизованного адреса или просто
Разрешение фиксации адреса (ALE).
BCLK: тактовая частота шины, рабочий цикл 33%. Частота варьируется. Типичное значение от 4,77 до 8 МГц.
8,3 МГц указано как максимум, но многие системы позволяют это
установить тактовую частоту 12 МГц и выше.
CHCHK: Проверка канала. Низкий сигнал генерирует NMI. Сигнал NMI
может быть замаскирован на ПК, вне процессора (конечно).
Бит 7 порта 70 (шестнадцатеричный) (разрешить прерывания NMI) и бит 3
порт 61 (шестнадцатеричный) (распознавание проверки канала) должен быть установлен как
до нуля, чтобы NMI достиг ЦП.
CHRDY: канал готов. Установка этого низкого уровня предотвращает использование таймера готовности по умолчанию
из тайм-аута. Затем ведомое устройство может снова установить высокий уровень
, когда он готов закончить цикл шины. Удерживая эту линию на низком уровне
слишком долго (обычно 15 микросекунд) может помешать обновлению ОЗУ
цикла в некоторых системах.
В некоторых ссылках этот сигнал называется IOCHRDY (I / O Channel Ready).
CHRDY и NOWS не следует использовать одновременно. Это может вызвать
проблемы с некоторыми контроллерами шины.
DAKx: Подтверждение DMA.
DRQx: запрос DMA.
ENDXFR (только PC / 104): Завершить передачу.
GND: Земля (0 вольт).
IO16: размер ввода / вывода 16. Генерируется 16-битным ведомым устройством при обращении к
хозяин автобуса.
IORC: I / O Read Command line.
IOWC: Командная строка ввода-вывода для записи.
IRQx: запрос прерывания. IRQ2 имеет наивысший приоритет. IRQ 10-15 —
доступен только на машинах AT и имеет более высокий приоритет, чем
IRQ 3-7.
LAxx: адресные строки с возможностью фиксации. Объедините с нижними адресными строками до
образуют 24-битное адресное пространство (16 МБ)
MASTER16: мастер 16-битной шины. Генерируется мастером шины ISA, когда
запуск цикла шины.
M16: доступ к памяти, 16 бит
MRDC: командная строка чтения из памяти.
MWTC: Командная строка записи в память.
ТЕПЕРЬ: состояние ожидания отсутствует.Используется для сокращения количества генерируемых состояний ожидания
таймером готовности по умолчанию. Это приводит к завершению цикла шины
быстрее, так как состояния ожидания вставляться не будут. Большинство
Системы

будут игнорировать NOWS, если CHRDY активен (низкий). Однако
, это может вызвать проблемы с некоторыми контроллерами шины, и с обоими
Сигналы

не должны быть активными одновременно.
OSC: Генератор, 14,318 МГц, рабочий цикл 50%. Частота варьируется.
Изначально эта цифра была разделена на 3, чтобы получить процессор
тактовой частоты ранних ПК и разделить на 12, чтобы получить 1,19 МГц
системные часы. В некоторых источниках этот сигнал обозначен как низкий
как 1 МГц (возможно, ссылаясь на системные часы), но самый современный
Системы

используют 14.318 МГц.
Эта частота (14,318 МГц) в четыре раза превышает телевизионную цветовую вспышку
частота.
Время обновления на многих ПК основано на OSC / 18 или приблизительно
один цикл обновления каждые 15 микросекунд. Многие современные материнские платы
позволяет изменять эту скорость, что освобождает некоторые циклы шины для
используется программным обеспечением, но также может вызвать ошибки памяти, если система
RAM не может справиться с более низкой частотой обновления.
ОБНОВИТЬ: Обновить. Генерируется, когда логикой обновления является мастер шины.
Устройство ISA, действующее как ведущее устройство шины, также может использовать этот сигнал для
инициирует цикл обновления.
RESDRV: Этот сигнал на мгновение становится высоким при включении машины.
Повышение его уровня приведет к сбросу системы.
SA0-SA19: Системные адресные строки, три состояния.
SBHE: высокий уровень разрешения системной шины, с тремя состояниями. Указывает на передачу 16-битных данных.
Это также может указывать на передачу 8 бит с использованием верхней половины
шины данных (если присутствует нечетный адрес).
SD0-SD15: системные строки данных или стандартные строки данных. Они двунаправленные
и трехгосударственный. В большинстве систем линии данных имеют высокий уровень, если не
пригнан.
SMRDC: стандартная командная строка чтения из памяти.Указывает на чтение памяти в
нижняя область 1 МБ.
SMWTC: Стандартная командная строка записи в память. Указывает на запись в память в
нижняя область размером 1 МБ.
TC: Терминальный счетчик. Уведомляет ЦП, что последняя передача данных DMA
операция завершена.
8-битная память или временная диаграмма передачи ввода / вывода (показаны 4 состояния ожидания)
__ __ __ __ __ __ __
BCLK ___ | | ___ | | ___ | | __ | | ___ | | ___ | | ___ | | __
W1 W2 W3 W4
__
BALE _______ | | _______________________________________
AEN __________________________________________________
______________________________________
SA0-SA19 ——— <______________________________________> —
_____________ _____
Командная строка | ______________________________ |
(IORC, IOWC,
SMRDC или SMWTC)
_____
SD0-SD7 ————————————— <_____> —-
(ЧИТАТЬ)
___________________________________
SD0-SD7 ——— <___________________________________> —-
(ЗАПИСАТЬ)
Примечание. W1 — W4 указывают циклы ожидания.
BALE находится на высоком уровне, и адрес фиксируется на шине SA.
ведомое устройство может безопасно выполнить выборку адреса во время спада
BALE, а адрес на шине SA остается действительным до конца
цикла передачи.Обратите внимание, что AEN остается низким на протяжении всего периода
цикл передачи.
Затем командная строка опускается на низкий уровень (IORC или IOWC для команд ввода-вывода,
SMRDSC или SMWTC для команд памяти, чтения и записи соответственно).
Для операций записи данные остаются на шине SD до конца
цикла передачи.Для операций чтения данные должны быть действительными
на спаде последнего цикла.
NOWS выбирается в середине каждого цикла ожидания. Если он низкий,
Цикл передачи

завершается без дальнейших состояний ожидания.
CHRDY выбирается в течение первой половины тактового цикла.Если это
low, будут добавлены следующие циклы ожидания.
По умолчанию для 8-битной передачи установлено 4 состояния ожидания. Некоторые компьютеры позволяют
количество изменяемых состояний ожидания по умолчанию.
16-битная память или временная диаграмма передачи ввода / вывода (показано 1 состояние ожидания)
__ __ __ __ __ __
BCLK ___ | | ___ | | ___ | | __ | | ___ | | ___ | | _
AEN [2] __________________________________________
_____________
LA17-LA23 ——- <_____________> — [1] ——————
__
BALE ______________ | | ________________________
________________ _______
SBHE | __________________ |
__________________
SA0-SA19 ————— <__________________> ——-
_________________ ____________________
M16 | ____ |
* * [4]
_________________ ___________
IO16 [3] | _____________ |
*
_________________ ___________
Командная строка | ____________ |
(IORC, IOWC,
MRDC или MWTC)
____
SD0-SD15 ————————— <____> ———
(ЧИТАТЬ) *
______________
SD0-SD15 —————— <______________> ———
(ЗАПИСАТЬ)
Звездочка (*) обозначает точку дискретизации сигнала.
[1] Часть адреса на шине LA для СЛЕДУЮЩЕГО цикла
теперь можно разместить в автобусе. Это используется, чтобы карты могли начинаться с
расшифровывает адрес рано. Конвейерная обработка адресов должна быть активной.
[2] AEN остается низким в течение всего цикла передачи, что означает
, что происходит нормальная передача (не DMA).
[3] Некоторые контроллеры шины выбирают этот сигнал в течение одного такта
как M16, а не во время первого состояния ожидания, как показано выше.
В этом случае IO16 должен быть понижен, как только адрес будет
, то есть до того, как станут активными командные строки ввода-вывода.
[4] M16 выбирается второй раз, если карта адаптера не сделала
активирует сигнал вовремя для первой выборки (обычно потому, что
Устройство памяти

не контролирует шину LA для раннего адреса
информации, или ожидает спада BALE).
16-битные передачи следуют той же базовой синхронизации, что и 8-битные передачи.
Действительный адрес может появиться на шине LA до начала
цикл передачи. В отличие от шины SA, шина LA не фиксируется и имеет номер
недействителен для всего цикла передачи (на большинстве компьютеров).Автобус LA
должен быть зафиксирован на заднем крае тюка. Обратите внимание, что в некоторых системах
, сигналы шины LA будут синхронизироваться по времени с шиной SA. На
любой тип системы, действительный адрес присутствует на заднем фронте
BALE.
Платы адаптера ввода / вывода

не нуждаются в мониторинге шины LA или BALE, так как I / O
Адреса

всегда находятся в адресном пространстве шины SA.
SBHE будет опущен системной платой, а плата адаптера должна
ответит IO16 или M16 в соответствующее время, иначе передача
будет разделен на две отдельные 8-битные передачи. Многие системы ожидают
IO16 или M16 до того, как командные строки станут действительными.Для этого требуется
IO16 или M16 переводятся в низкий уровень, как только адрес декодируется (до этого
известно, является ли цикл I / O или памятью). Если система запускается
цикл памяти, он будет игнорировать IO16 (и наоборот для циклов ввода / вывода
и M16).
Для операций чтения выборка данных производится по нарастающему фронту
последний такт.Для операций записи действительные данные появляются на шине
до конца цикла, как показано на временной диаграмме. В то время как
временная диаграмма указывает, что данные должны быть дискретизированы на
нарастающих часов, в большинстве систем остается действительным для всех часов
цикл.
По умолчанию для 16-битных передач установлено 1 состояние ожидания.Может быть сокращено
или удлинен так же, как 8-битные передачи, через NOWS и CHRDY.
Многие системы позволяют использовать только 16-битные устройства памяти (но не устройства ввода-вывода) до
передача с использованием 0 состояний ожидания (NOWS не влияет на 16-битные циклы ввода-вывода).
SMRDC / SMWTC следуют тому же времени, что и MRDC / MWTC, соответственно, когда
адрес находится в нижнем 1 МБ.Если адрес не в пределах
нижняя граница 1 МБ, SMRDC / SMWTC будет оставаться на высоком уровне в течение всего
цикл.
Также возможно для 8-битного цикла шины использовать верхнюю часть
автобуса. В этом случае синхронизация будет аналогична 16-битной
цикла, но на шине будет присутствовать нечетный адрес.Это означает, что
шина передает 8 бит, используя старшие биты данных (SD8-SD15).
Укорочение или удлинение автобусного цикла:
BCLK W W W W
_ __ __ __ __ __ __ __ __ __ __ __
| __ | | __ | | __ | | __ | | __ | | __ | | __ | | __ | | __ | | __ | | __ | | __
| —Передача 1 —— | —- Передача 2 ——— | —- Передача 3 — |
ТЮК
__ __ __ __
________ | | ______________ | | ____________________ | | ______________ |
SBHE
_________ _______________________
| __________________ | __________________ |
SA0-SA19
_________________ _____________________ _________________
———- <_________________> <_____________________> <_________________>
IO16
___________ ___ ___________________________
| _____________ | | _____________ |
* *
CHRDY
________________________________ _______________________________
| ______ |
* * * [1]
СЕЙЧАС
______________________________________________________ _____
| __________ |
* [2]
IORC
______________ _______ _______ ____
| _________ | | _______________ | | _________ |
SD0-SD15
____ ____ ____
——————— <____> —————— <____> —— ——- <____> —
* * *
Звездочка (*) обозначает точку дискретизации сигнала.
Вт = цикл ожидания
На этой временной диаграмме показаны три различных цикла передачи. Первые
— это 16-битное стандартное чтение ввода-вывода. Далее следует почти идентичный
16-битное чтение ввода-вывода с одним вставленным состоянием ожидания. Устройство ввода-вывода тянет
CHRDY низкий, чтобы указать, что он не готов к завершению передачи
(см. [1]).Это вставляет цикл ожидания, и снова выполняется выборка CHRDY. На этом
второй образец, устройство ввода-вывода завершило свою работу и выпустило
CHRDY, и цикл шины завершается.
Третий цикл — это 8-битная передача, которая сокращается до 1 состояния ожидания
(по умолчанию 4) с помощью NOWS.
Адреса портов ввода / вывода
Примечание. Для операций ввода-вывода декодируются только первые 10 адресных строк.
Это ограничивает адресное пространство ввода-вывода до адреса 3FF (шестнадцатеричный) и ниже.
Некоторые системы допускают 16-битное адресное пространство ввода-вывода, но могут быть ограничены из-за
на некоторые карты ввода / вывода, декодирующие только 10 из этих 16 бит.
Назначение адресов порта:
Порт (шестигранник)
000-00F Контроллер DMA
010-01F Контроллер DMA (PS / 2)
020-02F Главный программируемый контроллер прерываний (PIC)
030-03F Подчиненный ПИК
040-05F Программируемый интервальный таймер (PIT)
060-06F Контроллер клавиатуры
070-071 Часы реального времени
080-083 Регистры страницы DMA
090-097 Выбор программируемых опций (PS / 2)
0A0-0AF ПОС № 2
0C0-0CF DMAC № 2
0E0-0EF зарезервировано
0F0-0FF Математический сопроцессор, дисковый контроллер PCJr
Выбор программируемой опции 100-10F (PS / 2)
110-16F В НАЛИЧИИ
170-17F Жесткий диск 1 (AT)
180-1EF В НАЛИЧИИ
1F0-1FF Жесткий диск 0 (AT)
200-20F Игровой адаптер
210-217 Порты для карт расширения
220-26F В НАЛИЧИИ
270-27F Параллельный порт 3
280-2A1 В НАЛИЧИИ
2А2-2А3 часы
2B0-2DF EGA / видео
2E2-2E3 Адаптер сбора данных (AT)
2E8-2EF Последовательный порт COM4
2F0-2F7 Зарезервировано
2F8-2FF Последовательный порт COM2
Адаптер прототипа 300-31F, аппаратный отладчик Periscope
320-32F В НАЛИЧИИ
330-33F Зарезервировано для XT / 370
340-35F В НАЛИЧИИ
360-36F Сеть
370-377 Контроллер гибких дисков
378-37F Параллельный порт 2
380-38F SDLC адаптер
Кластерный адаптер 390-39F
3A0-3AF зарезервировано
3B0-3BB Адаптер для монохромного дома
3BC-3BF Параллельный порт 1
3C0-3CF EGA / VGA
3D0-3DF Цветной графический адаптер (CGA)
3E0-3EF Последовательный порт COM3
3F0-3F7 Контроллер гибких дисков
3F8-3FF Последовательный порт COM1
Карты Soundblaster

обычно используют порты ввода-вывода 220-22F.
Карты сбора данных часто используют 300–320.
Адреса памяти
00000-9FFFF Системная RAM (640 КБ)
A0000-AFFFF Видеопамять EGA / VGA
B0000-BFFFF Hercules / Mono / CGA Видео RAM
C0000-C7FFF ПЗУ видео
C8000-CFFFF Адаптер жесткого диска BIOS ROM
D0000-D7FFF ПЗУ расширения ввода / вывода (не используется в большинстве систем)
D8000-DFFFF PC JR Cartridge (не используется в большинстве систем)
E0000-EFFFF ПЗУ расширения (не используется в некоторых системах)
F0000-FFFFF Системное ПЗУ
100000+ Системная RAM (расширенная память)
Для карт ISA очень мало места в памяти.Как правило,
большинство компьютеров позволяют иметь сегмент D (или, по крайней мере, нижнюю половину
сегмента D) и, может быть, сегмент E, но ничего больше. На новее
, сегменты D и E обычно содержат оперативную память, которая должна быть отключена
в настройках BIOS перед использованием этих областей памяти.
Из приведенной выше карты памяти должно быть очевидно, что, в отличие от адресов ввода-вывода,
все строки адреса памяти должны быть декодированы, чтобы предотвратить конфликты шины с
другие устройства с отображением памяти.
Для создания ПЗУ, распознаваемого BIOS, первые два байта должны быть
быть 55 AA. Третий байт должен быть числом 512-байтовых блоков адреса
пространство, используемое ПЗУ. Восьмибитная контрольная сумма для ПЗУ также должна быть равна нулю.
Если все эти условия соблюдены, то ваше ПЗУ будет выполнено, когда
система запускается, начиная выполнение с байта, следующего сразу за
количество блоков размером 512 байт.
DMA, чтение и запись
Шина ISA использует два контроллера DMA (DMAC), соединенных каскадом.
Подчиненный DMAC подключается к ведущему DMAC через канал DMA 4 (канал
0 на главном DMAC).Таким образом, ведомое устройство получает контроль над
через главный DMAC. На шине ISA DMAC запрограммирован
для использования фиксированного приоритета (канал 0 всегда имеет наивысший приоритет),
, что означает, что канал 0-4 от ведомого имеет наивысший приоритет
(поскольку они подключаются к главному каналу 0), за которым следуют каналы
5-7 (которые являются каналами 1-3 на главном устройстве).
DMAC может быть запрограммирован для передачи чтения (данные считываются из памяти
и записывается в устройство ввода-вывода), передача данных на запись (данные считываются из
, устройство ввода-вывода и записано в память), или проверить передачи (ни один из
чтение или запись — это использовалось DMA CH0 для обновления DRAM в начале
шт).
Перед передачей по DMA контроллер DMA (DMAC) должен
можно запрограммировать. Это делается путем записи начального адреса и числа
байтов для передачи (называемое счетчиком передачи) и направление
перевод в DMAC.
После программирования DMAC устройство может активировать
соответствующая линия запроса DMA (DRQx).
Подчиненный контроллер DMA:
Порт ввода / вывода
0000 DMA CH0 Регистр адреса памяти
Содержит младшие 16 бит адреса памяти, записанные как
два последовательных байта.
0001 DMA CH0 Счетчик передачи
Содержит младшие 16 бит счета передачи, записанные как
два последовательных байта.
0002 Регистр адреса памяти канала 2 DMA
0003 DMA Ch2 Transfer Count
0004 Регистр адреса памяти канала 3 DMA
0005 Счетчик передачи канала 3 DMA
0006 Регистр адреса памяти канала 4 DMA
0007 Счетчик передачи канала 4 DMA
0008 Регистр состояния / управления DMAC
Состояние (чтение ввода / вывода), биты 0-3: Счетчик клемм, CH 0-3
биты 4-7: запрос CH0-3
Управление (запись)
бит 0: Mem to mem enable (1 = разрешено)
бит 1: разрешение удержания адреса ch0 (1 = включено)
бит 2: контроллер отключен (1 = отключено)
бит 3: синхронизация (0 = нормальный, 1 = сжатый)
бит 4: приоритет (0 = фиксированный, 1 = вращающийся)
бит 5: выбор записи (0 = поздно, 1 = расширенный)
бит 6: подтверждено чувство DRQx (0 = высокий, 1 = низкий)
бит 7: подтверждено значение DAKn (0 = низкий, 1 = высокий)
0009 Программное обеспечение DRQn Request
биты 0-1: выбор канала (CH0-3)
бит 2: бит запроса (0 = сброс, 1 = установка)
000A Регистр маски DMA
биты 0-1: выбор канала (CH0-3)
бит 2: бит маски (0 = сброс, 1 = установка)
000B Регистр режима DMA
биты 0-1: выбор канала (CH0-3)
бит 2-3: 00 = проверка передачи, 01 = передача записи, 10 = чтение
передача, 11 = зарезервировано
бит 4: Автоинициализация (0 = отключено, 1 = включено)
бит 5: адрес (0 = инкремент, 1 = декремент)
бит 6-7: 00 = режим передачи по запросу, 01 = режим одиночной передачи
10 = блочный режим передачи, 11 = каскадный режим
000C DMA Clear Byte Pointer — запись в него приводит к очистке DMAC
указатель, используемый для отслеживания передачи 16-битных данных в
и вне DMAC для определения последовательности старших / младших байтов.
000D DMA Master Clear (Аппаратный сброс)
000E DMA Reset Mask Register — очищает регистр маски
000F Регистр маски DMA
биты 0-3: биты маски для CH0-3 (0 = не замаскировано, 1 = замаскировано)
0081 Регистр страницы канала 3 DMA (биты адреса A16-A23)
0082 Регистр страницы канала 4 DMA
0083 Регистр страницы канала 2 DMA
0087 Регистр страницы DMA CH0
0089 DMA CH6 Страничный регистр
008A Регистр страниц DMA CH7
008B Регистр страницы канала DMA 5
Главный контроллер DMA:
Порт ввода / вывода
00C0 Регистр адреса памяти канала 5 DMA
Содержит младшие 16 бит адреса памяти, записанные как
два последовательных байта.
00C2 DMA Ch5 Счетчик передач
Содержит младшие 16 бит счета передачи, записанные как
два последовательных байта.
00C4 Регистр адреса памяти канала DMA CH5
00C6 DMA CH5 Счетчик передач
00C8 Регистр адреса памяти канала DMA CH6
00CA DMA CH6 Счетчик передач
00CC DMA CH7 Регистр адреса памяти
00CE DMA CH7 Счетчик передач
00D0 Регистр состояния / управления DMAC
Состояние (чтение ввода / вывода), биты 0-3: Счетчик клемм, CH 4-7
биты 4-7: запрос Ch5-7
Управление (запись)
бит 0: Mem to mem enable (1 = разрешено)
бит 1: разрешение удержания адреса ch0 (1 = включено)
бит 2: контроллер отключен (1 = отключено)
бит 3: синхронизация (0 = нормальный, 1 = сжатый)
бит 4: приоритет (0 = фиксированный, 1 = вращающийся)
бит 5: выбор записи (0 = поздно, 1 = расширенный)
бит 6: подтверждено чувство DRQx (0 = высокий, 1 = низкий)
бит 7: подтверждено значение DAKn (0 = низкий, 1 = высокий)
00D2 Программное обеспечение DRQn Request
биты 0-1: выбор канала (Ch5-7)
бит 2: бит запроса (0 = сброс, 1 = установка)
00D4 Регистр маски DMA
биты 0-1: выбор канала (Ch5-7)
бит 2: бит маски (0 = сброс, 1 = установка)
00D6 Регистр режима DMA
биты 0-1: выбор канала (Ch5-7)
бит 2-3: 00 = проверка передачи, 01 = передача записи, 10 = чтение
передача, 11 = зарезервировано
бит 4: Автоинициализация (0 = отключено, 1 = включено)
бит 5: адрес (0 = инкремент, 1 = декремент)
бит 6-7: 00 = режим передачи по запросу, 01 = режим одиночной передачи
10 = блочный режим передачи, 11 = каскадный режим
00D8 Указатель очистки байта DMA — запись в него приводит к очистке DMAC
указатель, используемый для отслеживания передачи 16-битных данных в
и вне DMAC для определения последовательности старших / младших байтов.
00DA DMA Master Clear (Аппаратный сброс)
00DC DMA Reset Mask Register — очищает регистр маски
00DE Регистр маски DMA
биты 0-3: биты маски для каналов 5-7 (0 = не замаскированы, 1 = замаскированы)
Режим одиночной передачи:
DMAC запрограммирован для передачи.
Устройство DMA запрашивает передачу, управляя соответствующим
Высокий уровень линии DRQ. DMAC отвечает подтверждением AEN и подтверждает
запрос DMA через соответствующую линию DAK. Ввод / вывод и
Также утверждаются командные строки памяти

. Когда устройство DMA видит
сигнал DAK, он сбрасывает линию DRQ.
DMAC размещает адрес памяти на шине SA (одновременно
, как утверждается в командной строке), и устройство либо читает из
или записывает в память, в зависимости от типа передачи. Передача
Увеличивается счетчик

, и адрес увеличивается / уменьшается. DAK
Заявление

отменено.Теперь процессор снова контролирует шину, и
продолжает выполнение, пока устройство ввода-вывода снова не будет готово для
перевод. Устройство DMA повторяет процедуру, повышая уровень DRQ и
ожидает DAK, затем передает данные. Это продолжается для номера
циклов равно количеству передач. Когда это будет завершено,
DMAC сигнализирует процессору о завершении передачи DMA через TC
(количество клемм) сигнал.
__ __ __ __ __ __
BCLK ___ | | ___ | | ___ | | __ | | ___ | | ___ | | ___
_______
DRQx _ | | ___________________________________
______________________________
AEN ____ | | ________
_______ ________
DAKx | ___________________________ |
____________________________
SA0-SA15 ——- <____________________________> ——-
___________ ____________
Командная строка | ___________________ |
(IORC, MRDC)
_____________
SD0-SD7 ———————- <_____________> ——-
(ЧИТАТЬ)
____________________________
SD0-SD7 ——- <____________________________> ——-
(ЗАПИСАТЬ)
Режим передачи блока:
DMAC запрограммирован для передачи.
Устройство, пытающееся передать DMA, управляет соответствующей линией DRQ
высокий. Материнская плата реагирует, устанавливая высокий AEN и низкий DAK.
Это означает, что устройство DMA теперь является мастером шины.
В ответ на сигнал DAK устройство DMA отбрасывает DRQ. DMAC
помещает адрес для передачи DMA на адресной шине.Оба
Утверждается память

и командные строки ввода-вывода (поскольку DMA включает в себя как
I / O и запоминающее устройство). AEN не позволяет устройствам ввода-вывода отвечать на
командные строки ввода-вывода, что не привело бы к нормальной работе с
линии ввода / вывода активны, но адрес памяти находится на адресной шине.
Передача данных завершена (чтение или запись в память), и DMAC
вводит / отменяет адрес и начинает следующий цикл.
Это продолжается в течение количества циклов, равного счетчику передачи DMAC.
Когда это будет завершено, генерируется сигнал счетчика клемм (TC)
от DMAC, чтобы сообщить процессору, что передача DMA завершена.
Примечание: блочный перенос следует использовать осторожно.Автобус не может быть использован
для других вещей (например, обновление ОЗУ), а передача в блочном режиме —
делается.
Режим передачи спроса:
DMAC запрограммирован для передачи.
Устройство, пытающееся передать DMA, управляет соответствующей линией DRQ
высокий. Материнская плата реагирует, устанавливая высокий AEN и низкий DAK.
Это означает, что устройство DMA теперь является мастером шины.
В отличие от одиночной передачи и блочной передачи, устройство DMA не
отбрасывает DRQ в ответ на DAK.Устройство DMA передает данные в
так же, как и для блочных переводов. DMAC продолжит генерировать
DMA циклов, пока устройство ввода-вывода заявляет DRQ. Когда устройство ввода-вывода
не может продолжить передачу (если у него больше нет данных, готовых к
передачи, например), он отбрасывает DRQ, и процессор снова получает управление
автобуса.Управление возвращается к DMAC путем еще раз подтверждения DRQ.
Это продолжается до тех пор, пока не будет достигнут счетчик клемм, и TC
Сигнал

информирует ЦП о завершении передачи.
Прерывания на шине ISA:
Прерывание
(шестигранник)
Ошибка четности NMI 2, обновление памяти
IRQ0 8 8253 Канал 0 (системный таймер)
IRQ1 9 Клавиатура
IRQ2 A Каскад от ведомого PIC
IRQ3 B COM2
IRQ4 C COM1
IRQ5 D LPT2
IRQ6 E Контроллер дисковода гибких дисков
IRQ7 F LPT1
IRQ8 F Часы реального времени
IRQ9 F Перенаправление на IRQ2
IRQ10 F Зарезервировано
IRQ11 F Зарезервировано
IRQ12 F Интерфейс мыши
IRQ13 F Сопроцессор
IRQ14 F Контроллер жесткого диска
IRQ15 F Зарезервировано
IRQ0,1,2,8 и 13 недоступны на шине ISA.
IBM PC и XT имели только один контроллер прерываний 8259.
Машины

AT и более поздние имеют второй контроллер прерываний, а
два используются в комбинации ведущий / ведомый. IRQ2 и IRQ9 — это
тот же контакт в большинстве систем ISA.
Прерывания в большинстве систем могут быть вызваны фронтом или уровнем
сработало.По умолчанию обычно запускается по фронту, а активный высокий
(переход от низкого к высокому).
Уровень прерывания должен поддерживаться на высоком уровне до первого прерывания
цикл подтверждения (генерируются два цикла шины подтверждения прерывания
в ответ на запрос прерывания).
Программные аспекты прерываний и обработчиков прерываний намеренно
исключен из этого документа из-за многочисленных синтаксических различий
в программных средствах и то, что адекватная документация по этой теме
обычно поставляется с программным обеспечением для разработки.
Освоение автобуса:
Устройство ISA может взять на себя управление шиной, но это должно быть сделано с помощью
осторожность. Нет никаких механизмов безопасности, так что это легко
: возможен сбой всей системы из-за неправильного управления
автобус.Например, большинству систем требуются циклы шины для обновления DRAM.
Если мастер шины ISA не отказывается от управления шиной или не генерирует
собственных циклов обновления DRAM каждые 15 микросекунд, системная RAM может
повреждены. Карта адаптера ISA может генерировать циклы обновления без
отказ от управления шиной путем подтверждения REFRESH.MRDC может быть
отслеживается, чтобы определить, когда заканчивается цикл обновления.
Чтобы получить управление шиной, устройство сначала подтверждает свою линию DRQ.
DMAC отправляет запрос на удержание в ЦП, и когда DMAC получает
подтверждение удержания, оно подтверждает соответствующую строку DAK, соответствующую
к заявленной строке DRQ.Теперь устройство является мастером шины.
Утверждается

AEN, поэтому, если устройство желает получить доступ к устройствам ввода-вывода, оно
должен подтвердить MASTER16, чтобы освободить AEN. Управление шиной возвращено на
системная плата, отпустив DRQ.
Авторские права на этот файл (C) 1996-2000 принадлежат Марку Сокосу.Может быть свободно
копируется и распространяется при условии, что плата не взимается.
Вся информация в этом файле предоставляется «как есть».
Я попытался предоставить как можно более точную информацию,
, однако следует отметить, что некоторые ссылки предлагают противоречивые
или неполная информация.Пожалуйста, дайте мне знать, если есть ошибки
Найдено

. Некоторые незначительные отличия могут быть связаны с отсутствием
формального стандарта, в то время как многие единицы оборудования были изготовлены.
Присылайте вопросы или комментарии Марку Сокосу ([email protected]).
Последнюю версию этого файла можно найти по адресу:
http: // users.desupernet.net/sokos/
Артикул:
«Архитектура системы ISA, 3-е издание» Тома Шенли и Дона Андерсона
ISBN 0-201-40996-8
«Архитектура системы Eisa, 2-е издание» Тома Шенли и Дона Андерсона
ISBN 0-201-40995-X
«Микрокомпьютерные автобусы» Р.M. Cram ISBN 0-12-1
HelpPC 2.10 Quick Reference Utility, Дэвид Юргенс
«Спецификация PC / 104 версии 2.3» Консорциума PC / 104

Компьютер — шины ISA, MCA и VLB

Последнее обновление: Ирен Берн, понедельник, 15 февраля 2021 г., в 15:56.

Шины расширения (иногда называемые периферийными шинами) имеют разъемы, которые позволяют добавлять карты расширения (периферийные устройства) к компьютеру. Существуют различные типы стандартных внутренних шин, которые характеризуются: своей формой, количеством контактов разъема и типом сигналов (частота, данные и т. Д.)

ISA автобус

Первоначальная версия шины ISA (промышленная стандартная архитектура), появившаяся в 1981 году с PC XT, была 8-битной шиной с тактовой частотой 4.77 МГц.

В 1984 году, с появлением PC AT (процессора Intel 286), бит был расширен до 16-битной шины, а тактовая частота увеличилась с 6 до 8 МГц и, наконец, до 8,33 МГц, обеспечивая максимальную скорость передачи 16 Мбит / с (на практике всего 8 Мбит / с, потому что для адресации использовался один цикл из каждых двух).

Шина ISA позволяла управлять шиной , т. Е. Позволяла контроллерам, подключенным непосредственно к шине, связываться напрямую с другими периферийными устройствами, минуя процессор.Одним из следствий освоения шины является прямой доступ к памяти ( DMA ). Однако шина ISA позволяет аппаратному обеспечению обращаться только к первым 16 мегабайтам ОЗУ.

Вплоть до конца 1990-х годов почти все ПК-компьютеры были оснащены шиной ISA, но она постепенно заменялась шиной PCI, которая обеспечивала лучшую производительность.

Автобус MCA

Шина MCA (микроканальная архитектура) — это улучшенная проприетарная шина, разработанная IBM в 1987 году для использования в линейке компьютеров PS / 2.Эта шина от 16 до 32 бит была несовместима с шиной ISA и могла достигать пропускной способности 20 Мбит / с.

Автобус EISA

Шина EISA (расширенная отраслевая стандартная архитектура) была разработана в 1988 году консорциумом компаний (AST, Compaq, Epson, Hewlett-Packard, NEC, Olivetti, Tandy, Wyse и Zenith) для того, чтобы конкурировать с проприетарной архитектурой MCA. автобус, выпущенный IBM в прошлом году. В шине EISA использовались разъемы того же размера, что и разъем ISA, но с 4 рядами контактов вместо 2 для 32-битной адресации.

Разъемы EISA были более глубокими, а дополнительные ряды контактов были размещены под рядами контактов ISA. Таким образом, можно было подключить плату расширения ISA к разъему EISA. Однако они не вставляли так глубоко в разъем (из-за лицевых панелей) и поэтому использовали только верхние ряды контактов (ISA).

Местный автобус

Традиционные шины ввода-вывода, такие как ISA, MCA и наши шины EISA, напрямую подключены к главной шине и вынуждены работать на той же частоте.Однако для некоторых периферийных устройств ввода-вывода требуется очень низкая пропускная способность, в то время как другим требуется более высокая пропускная способность. Следовательно, на автобусе узкое место . Чтобы решить эту проблему, архитектура « local bus » предлагает воспользоваться преимуществами системной шины или внешней шины (FSB), напрямую взаимодействуя с ней.

Автобус VLB

В 1992 году локальная шина VESA ( VLB ) была разработана VESA (Ассоциация стандартов видеоэлектроники под эгидой компании NEC), чтобы предложить локальную шину, предназначенную для графических систем.VLB — это 16-битный соединитель ISA с добавленным 16-битным соединителем:

Шина VLB — это 32-битная шина, изначально предназначенная для работы с полосой пропускания 33 МГц (полоса пропускания первых 486 ПК в то время). Локальная шина VESA использовалась на следующих 486 моделях (40 и 50 МГц соответственно), а также на самых первых процессорах Pentium, но она была быстро заменена шиной PCI.

Изображение: © Everypixel

Amazon.com: COMPUTONE 2-50031 Плата ISA полной длины 16-битный разъем DB37F: компьютеры и аксессуары


В наличии осталось 2 штуки — скоро закажу.

  • Убедитесь, что это подходит
    введя номер вашей модели.
  • 0

  • Убедитесь, что ваш оригинальный номер детали точно соответствует этому, или обратитесь к производителю за совместимостью. Заказчики несут ответственность за совместимость.

  • Эта часть гарантированно будет полностью функциональной, оригинальной и аутентичной.

  • Убедитесь, что ваша деталь соответствует точному номеру детали.

isa-x3 — плата разъема SSI2 ISA 3

ssi2-isa-x3 — плата разъема SSI2 ISA 3

[Щелкните изображение, чтобы увеличить]

Если вам нужно использовать карты ISA, но на вашем настольном или портативном компьютере нет слотов ISA, используйте нашу карту SSI2_ISA_X3.

Размеры: 6,5 x 4,0 x 1,0 дюйма, 16,3 x 10,0 x 2,5 см.

Соответствует ROHS — Да, рекомендуется для клиентов в Европейском Союзе и всех других клиентов.

ARS Technologies SSI2_ISA позволяет подключать и обрабатывать до 3 стандартных или настраиваемых карт ISA. Наш SSI2_ISA_X3 обеспечивает полный доступ к памяти и пространству ввода-вывода карт ISA, а также обработку событий IRQ и DMA.

Программное обеспечение для установки

Продукт SSI2_ISA_X3 включает программное обеспечение для установки.SSI2_ISA_X3 функционирует в следующих операционных системах:

  • Windows — 98, ME, 2000, XP, Server 2003, Vista, Server 2008, 7
  • Linux — ядра 2.6.xx и 3.x.xx
  • Mac OS X 10.5, 10.6, 10.7 (для разработчиков)

Рекомендации для предварительного заказа

1. Выбор хоста. SSI2_ISA_X3 — это продукт с несколькими интерфейсами, который работает через:
— USB в компьютерных системах с USB 2.0 хостов
— или, с нашими хост-картами, SSI2_HostPCI для настольных компьютеров или SSI2_HostCB для ноутбуков.

2. Потребности в электроэнергии. У нас есть ряд источников питания, которые могут обеспечивать + 5 В, -5 В, + 12 В и -12 В для карт ISA, установленных на продукте SSI2_ISA_X3, перечисленных на схеме подключения SSI2_ISA. Чтобы узнать, нужен ли вам источник питания, ознакомьтесь с карточкой ISA — определение используемых напряжений.

3. Корпуса. ARS Technologies предлагает пластиковые корпуса / коробки для установки SSI2_ISA_X3 и до 3-х ISA-карт.Перед заказом проверьте размеры на корпусах и картах — ISA-X3-B1 или ISA-X3-B2, чтобы убедиться, что коробка подходит для ваших карт ISA.

4. Кабели. Продукт SSI2_ISA_X3 и выбранная хост-карта соединяются кабелем. Вы можете использовать один из предлагаемых нами кабелей длиной 3 или 15 футов.

5. Программное обеспечение. Программа установки должна содержать все необходимое программное обеспечение, чтобы наша карта SSI2_ISA_X3 работала с вашей картой ISA.Мы предлагаем наш продукт SDKBUS для разработчиков. Если у вас есть доступ к исходному коду программного обеспечения ISA, вас может заинтересовать наша SDKBUS.

Цена — в долларах США: 169 долларов США за каждую

ARS Technologies предлагает следующие скидки за количество:

5-19 единиц, 159 долларов США за штуку
20-100 единиц, 149 долларов США за каждую
100+ единиц, запросите цитату

Этого товара сейчас нет в наличии.

HwB: Разъем ISA

62 + 36 КОНТАКТНЫЙ РАЗЪЕМ НА ВНУТРЕННЕЙ КАРТЕ.
62 + 36 КОНТАКТНЫЙ РАЗЪЕМ ЖЕНСКИЙ на компьютере.

Штифт Имя Директор Описание
A1 / I / O CH CK Проверка канала ввода / вывода; активный низкий = ошибка четности
A2 D7 Бит данных 7
A3 D6 Бит данных 6
A4 D5 Бит данных 5
A5 D4 Бит данных 4
A6 D3 Бит данных 3
A7 D2 Бит данных 2
A8 D1 Бит данных 1
A9 D0 Бит данных 0
A10 Канал В / В RDY Канал ввода / вывода готов, понижен низкий уровень для увеличения объема памяти
циклы
A11 AEN Разрешение адреса; активный высокий, когда DMA управляет шиной
A12 A19 Адресный бит 19
A13 A18 Адресный бит 18
A14 A17 Адресный бит 17
A15 A16 Адресный бит 16
A16 A15 Адресный бит 15
A17 A14 Адресный бит 14
A18 A13 Адресный бит 13
A19 A12 Адресный бит 12
A20 A11 Адресный бит 11
A21 A10 Адресный бит 10
A22 A9 Адресный бит 9
A23 A8 Адресный бит 8
A24 A7 Адресный бит 7
A25 A6 Адресный бит 6
A26 A5 Адресный бит 5
A27 A4 Адресный бит 4
A28 A3 Адресный бит 3
A29 A2 Адресный бит 2
A30 A1 Адресный бит 1
A31 A0 Адресный бит 0
B1 ЗЕМЛЯ Земля
B2 СБРОС Активный высокий уровень для сброса или инициализации системной логики
B3 + 5В +5 В постоянного тока
B4 IRQ2 Запрос прерывания 2
B5 -5 В постоянного тока-5 В постоянного тока
B6 DRQ2 Запрос DMA 2
B7 -12 В постоянного тока -12 В постоянного тока
B8 / СЕЙЧАС Нет состояния ожидания
B9 + 12 В постоянного тока +12 В постоянного тока
B10 ЗЕМЛЯ Земля
B11 / SMEMW Запись в системную память
B12 / SMEMR Чтение системной памяти
B13 / IOW Запись ввода-вывода
B14 / IOR Чтение ввода-вывода
B15 / DACK3 Подтверждение DMA 3
B16 DRQ3 Запрос DMA 3
B17 / DACK1 Подтверждение DMA 1
B18 DRQ1 Запрос DMA 1
B19 / ОБНОВЛЕНИЕ Обновить
B20 ЧАСЫ Системные часы (67 нс, 8-8.33 МГц, скважность 50%)
B21 IRQ7 Запрос прерывания 7
B22 IRQ6 Запрос прерывания 6
B23 IRQ5 Запрос на прерывание 5
B24 IRQ4 Запрос прерывания 4
B25 IRQ3 Запрос на прерывание 3
B26 / DACK2 Подтверждение DMA 2
B27 Т / К Количество терминалов; импульсы высокие, когда DMA термин.считать
достиг
B28 ALE Включение фиксации адреса
B29 + 5В +5 В постоянного тока
B30 OSC Высокоскоростная тактовая частота (70 нс, 14,31818 МГц, нагрузка 50%
цикл)
B31 ЗЕМЛЯ Земля
C1 SBHE Разрешение высокого уровня системной шины (данные доступны по SD8-15)
C2 LA23 Адресный бит 23
C3 LA22 Адресный бит 22
C4 LA21 Адресный бит 21
C5 LA20 Адресный бит 20
C6 LA18 Адресный бит 19
C7 LA17 Адресный бит 18
C8 LA16 Адресный бит 17
C9 / MEMR Чтение из памяти (Активно во всех циклах чтения из памяти)
C10 / MEMW Запись в память (активна во всех циклах записи в память)
C11 SD08 Бит данных 8
C12 SD09 Бит данных 9
C13 SD10 Бит данных 10
C14 SD11 Бит данных 11
C15 SD12 Бит данных 12
C16 SD13 Бит данных 13
C17 SD14 Бит данных 14
C18 SD15 Бит данных 15
D1 / MEMCS16 Память 16-битный выбор микросхемы (1 ожидание, 16-битная память
цикл)
D2 / IOCS16 16-битный выбор микросхемы ввода-вывода (1 ожидание, 16-битный цикл ввода-вывода)
D3 IRQ10 Запрос прерывания 10
D4 IRQ11 Запрос на прерывание 11
D5 IRQ12 Запрос на прерывание 12
D6 IRQ15 Запрос на прерывание 15
D7 IRQ14 Запрос на прерывание 14
D8 / DACK0 Подтверждение DMA 0
D9 DRQ0 Запрос DMA 0
D10 / DACK5 Подтверждение DMA 5
D11 DRQ5 Запрос DMA 5
D12 / DACK6 Подтверждение DMA 6
D13 DRQ6 Запрос DMA 6
D14 / DACK7 Подтверждение DMA 7
D15 DRQ7 Запрос DMA 7
D16 +5 В
D17 / MASTER Используется с DRQ для получения контроля над системой
D18 ЗЕМЛЯ Земля

.